[发明专利]基于伪沟道的半导体器件及其制作方法

说明书

本申请公开了一种基于伪沟道的半导体器件及其制作方法，所述半导体器件包括：半导体衬底，具有相对的第一表面和第二表面；设置于所述第一表面的外延层；设置于所述外延层背离所述第一表面内的阱区、第一JFET区和第二JFET区；设置于所述阱区背离所述半导体衬底表面内的源区；其中，所述第一JFET区和所述第二JFET区内均具有多个第一离子注入区；同一JFET区内，多个所述第一离子注入区在第一方向上依次排布；所述第一方向平行于所述半导体衬底，且垂直于所述第一JFET区和所述第二JFET区的连线方向。应用本发明提供的技术方案，通过在JFET区内依次注入B离子，可以有效降低JFET表面的电场，防止器件失效，同时还可以提高器件的导通电流能力。

技术领域

本发明涉及半导体制作技术领域，尤其是涉及一种基于伪沟道的半导体器件及其制作方法。

背景技术

长久以来，Si材料一直在半导体领域占据着主导地位，并应用于高温、高频电路当中。但随着技术的进步和应用领域的扩展，Si基器件越来越难以胜任更苛刻的环境和更高性能的要求，于是人们把目光转向宽禁带半导体。SiC材料被认为是很有潜力的第三代半导体材料，SiC材料具有比Si材料更高的击穿场强、更高的载流子饱和速度和更高的热导率，使SiC电力电子器件比Si的同类器件具有关断电压高、导通电阻小、开关频率高、效率高和高温性能好的特点。SiC材料在比较苛刻的条件下，比如高温、高频、尤其是在大功率和高辐射条件下仍有着非常优越的性能，因此在未来的航空航天、通讯、电力、军事等应用领域有着比其他半导体材料更为广阔的应用前景。

随着SiC材料技术的不断发展，SiC功率器件发展迅速。SiC MOSFET器件具有开关速度快、导通电阻小等优势，且在较小的漂移区厚度（相对于Si材料）下可以实现较高的击穿电压水平，可以大大减小功率开关模块的体积，并降低能耗，在功率开关、转换器等应用领域中优势明显。

目前，当SiC MOSFET器件工作在反向关闭的状态时，电场容易集中在JFET（Junction FET，结型场效应晶体管）区，且JFET区表面中部是最强的。而JFET区上面的栅氧，会因为电场集中而击穿失效，从而导致器件失效。而通常除了反向关闭状态的耐压（击穿电压）外，最重要的参数就是导通电阻，为了降低器件的导通电阻，通常会增加一次JFET区掺杂。但是现有技术中，JFET区的掺杂采用中心注入的方式，会导致电场进一步在JFET区表面集中，增加器件失效的风险。

发明内容

有鉴于此，本发明提供了一种基于伪沟道的半导体器件及其制作方法，通过在JFET区内依次注入B离子，可以有效降低JFET表面的电场，防止器件失效，同时还可以提高器件的导通电流能力。

为实现上述目的，本发明提供如下技术方案：

一种基于伪沟道的半导体器件，包括：

半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；

设置于所述第一表面的外延层；

设置于所述外延层背离所述第一表面内的阱区、第一JFET区和第二JFET区；在平行于所述半导体衬底的方向上，所述阱区位于所述第一JFET区和所述第二JFET区之间；

设置于所述阱区背离所述半导体衬底表面内的源区；

其中，所述第一JFET区和所述第二JFET区内均具有多个第一离子注入区，所述第一离子注入区用于降低所述第一JFET区和所述第二JFET区表面的电场；同一JFET区内，多个所述第一离子注入区在第一方向上依次排布；所述第一方向平行于所述半导体衬底，且垂直于所述第一JFET区和所述第二JFET区的连线方向。

优选的，在上述的半导体器件中，所述第一离子注入区的掺杂类型与所述阱区的掺杂类型相同，且所述第一离子注入区的掺杂浓度小于所述阱区的掺杂浓度。

优选的，在上述的半导体器件中，所述第一离子注入区为P型轻掺杂。