[发明专利]一种半导体器件及其制备方法

说明书

本发明公开了一种半导体器件，包括：衬底，包括至少一个鳍结构，鳍结构包括源极/漏极区，源极/漏极区包括第一应变层和形成于第一应变层上方的第二应变层；以及至少一个栅极堆叠件，形成在衬底上方。本发明提供的半导体器件，通过在衬底上方增设第一应变层以增加鳍结构底部所受到的应力；同时，为了产生更多的应力，第一应变层采用易于鳍结构底部延伸的菱形，因而避免了现有技术中应变力分布不均匀，并且迁移率在整个鳍片之间分布不平衡的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

众所周知，应变材料广泛应用于平面半导体器件结构中。但在应用于立体结构(比如，FinFET)中时，容易出现应变力分布不均匀的情况。出现这种情况的主要原因在于在三维晶体管结构中，沟道不再是简单的平面，而是转变为立体，即沿着鳍结构的侧面和顶面分布。这会导致应变材料所提供的应变力在鳍结构中分布不均一，并且迁移率在整个鳍结构之间分布不平衡。有研究表明，以PFET(p-type field effect transistor，P型场效应晶体管)为例，采用锗硅化合物对于鳍结构顶部产生的压应力(-3.1Gpa)明显高于底部(-0.9Gpa)。

发明内容

本发明的目的在于，提供一种半导体器件及其制备方法。

本发明所采用的技术方案是：构造一种半导体器件，包括：

衬底，包括沿着第一方向延伸形成的至少一个鳍结构，所述鳍结构包括源极/漏极区，所述源极/漏极区包括第一应变层和形成于第一应变层上方的第二应变层；以及

至少一个栅极堆叠件，沿着与第一方向交叉的第二方向形成在所述衬底上方。

在本发明提供的半导体器件中，所述第一应变层材料包括未掺杂的锗硅化合物、硅、碳化硅和III-V族化合物中的一种或其组合。

在本发明提供的半导体器件中，所述第一应变层为未掺杂的锗硅化合物，其中，锗含量为20％-40％。

在本发明提供的半导体器件中，相邻两个第一应变层的最短间距为2～10nm。

在本发明提供的半导体器件中，所述第一应变层的沿所述第一方向横截面为菱形、U形、球形或箱形中的一种。

根据本发明的另一方面，还提供一种半导体器件的制备方法，包括以下步骤：

步骤S1、提供含有沿着第一方向延伸形成的至少一个鳍结构的衬底，所述衬底上方沿着与第一方向交叉的第二方向形成有至少一个栅级堆叠件；

步骤S2、刻蚀所述鳍结构以形成应变层预填充的第一凹槽；

步骤S3、在所述第一凹槽下方继续刻蚀以形成应变层预填充的第二凹槽；

步骤S4、在所述第二凹槽上方外延生长第一应变层；以及

步骤S5、在所述第一凹槽上方外延生长第二应变层。

在本发明提供的半导体器件的制备方法中，在所述步骤S2和步骤S3之间还包括以下步骤：

步骤S21、在所述第一凹槽、所述栅级堆叠件和衬底上方淀积层间保护层；以及

步骤S22、去除所述第一凹槽、所述栅级堆叠件和衬底的水平面上的层间保护层，以暴露所述第一凹槽底部、所述栅级堆叠件和衬底的表面，并保留所述第一凹槽侧壁和所述栅级堆叠件侧壁的层间保护层。

在本发明提供的半导体器件的制备方法中，所述第一凹槽侧壁的层间保护层的高度与所述鳍结构的高度之间差值为0-10nm。

在本发明提供的半导体器件的制备方法中，在所述步骤S5之前还包括：

步骤S41：去除所述第一凹槽侧壁和所述栅级堆叠件侧壁的层间保护层。