[发明专利]多晶粒封装

说明书

本申请公开一种多晶粒封装，其包含主晶粒、内存晶粒、第一组引脚以及第二组引脚，其中该主晶粒包含内存控制器、第一组接点、第二组接点以及第三组接点，该内存晶粒耦接于该主晶粒的该第一组接点和该第二组接点，该第一组引脚耦接于该主晶粒的该第三组接点，以及该第二组引脚耦接于该主晶粒的该第二组接点。此外，该内存控制器通过该第一组接点和该第二组接点来存取该内存晶粒，并通过该第二组接点和该第三组接点存取位于该多晶粒封装外的内存芯片。

技术领域

本发明申请是关于包含动态随机存取内存(Dynamic Random Access Memory，DRAM)的多晶粒封装架构。

背景技术

目前的半导体封装技术可以将多个晶粒(die)整合在单个封装中，以减少在印刷电路板(Printed Circuit Board，PCB)上的走线和面积。举例来说，传统上DRAM与处理器分别属于两个芯片/封装，所以需要在印刷电路板上设计多个走线和接点以连接这两个芯片，而若是处理器和DRAM被整合在单一封装中以使得处理器可以通过封装内部的走线和接点来存取DRAM，则可以减少上述印刷电路板上的走线和接点。

然而，若是在单一封装内设置处理器和DRAM，由于封装内的晶粒无法再增加，所以会使得DRAM的容量只能维持在一开始的设计值，而缺乏可扩充性。换句话说，若是设计者需要设计应用在多个不同产品的处理器和DRAM，且这些不同产品所需要的DRAM容量也不完全相同，则设计者会需要针对多个不同DRAM容量来进行芯片设计，因而增加设计和制造成本。

发明内容

因此，本发明的目的之一在于提出一种多晶粒封装架构，其可以允许对DRAM容量进行扩充，以解决先前技术中所述的问题。

在本发明的一个实施例中，揭露一种多晶粒封装，其包含主晶粒、内存晶粒、第一组引脚以及第二组引脚，其中该主晶粒包含内存控制器、第一组接点、第二组接点以及第三组接点，该内存晶粒耦接于该主晶粒的该第一组接点和该第二组接点，该第一组引脚耦接于该主晶粒的该第三组接点，以及该第二组引脚耦接于该主晶粒的该第二组接点。此外，该内存控制器通过该第一组接点和该第二组接点来存取该内存晶粒，并通过该第二组接点和该第三组接点存取位于该多晶粒封装外的内存芯片。

有关本发明的特征、实际操作和功效，将结合附图作实施例详细说明如下。

附图说明

图1为根据本发明一个实施例的多晶粒封装的示意图。

图2为根据本发明一个实施例的多晶粒封装和内存芯片的示意图。

符号说明

100：多晶粒封装

102：多晶粒封装的第一组引脚

104：多晶粒封装的第二组引脚

110：主晶粒

112：核心电路

114：内存控制器

116_1：主晶粒的第一组接点

116_2：主晶粒的第二组接点

116_3：主晶粒的第三组接点

120：内存晶粒

122：控制电路

124：内存数组

126_1：内存晶粒的第一组接点

126_2：内存晶粒的第二组接点

200：内存芯片

202：内存芯片的第一组引脚

204：内存芯片的第二组引脚

210：控制电路

220：内存数组

具体实施方式

在下文更详细地描述本发明的实施例。然而，应了解，本发明提供了可在广泛、多种特定场景中体现的许多适用的概念。所述实施例仅用于说明，但是并不限制本发明申请的范畴。