[发明专利]多晶粒封装

权利要求书

1.一种多晶粒封装，其特征在于，所述多晶粒封装包含：

主晶粒，其包含内存控制器、第一组接点、第二组接点以及第三组接点，其中所述第一组接点、所述第二组接点以及所述第三组接点均包含多个接点；

内存晶粒，其耦接于所述主晶粒的所述第一组接点和所述第二组接点；

第一组引脚，耦接于所述主晶粒的所述第三组接点；以及

第二组引脚，耦接于所述主晶粒的所述第二组接点；

其中所述内存控制器通过所述第一组接点和所述第二组接点存取所述内存晶粒，并通过所述第二组接点和所述第三组接点存取位于所述多晶粒封装外的内存芯片。

2.如权利要求1所述的多晶粒封装，其特征在于，所述内存控制器通过所述第二组接点传送命令信号和地址信号至所述内存晶粒和所述内存芯片；以及所述内存控制器通过所述第一组接点将数据写入至所述内存晶粒或是自所述内存晶粒读取数据，或是所述内存控制器通过所述第三组接点将数据写入至所述内存芯片或是自所述内存芯片读取数据。

3.如权利要求2所述的多晶粒封装，其特征在于，所述内存控制器根据主晶粒中的核心电路所执行应用程序所需要的带宽决定要存取所述内存晶粒和所述内存芯片中的其一，或是同时存取所述内存晶粒和所述内存芯片。

4.如权利要求3所述的多晶粒封装，其特征在于，当所述内存控制器需要同时存取所述内存晶粒和所述内存芯片时，所述内存控制器传送至所述内存晶粒和所述内存芯片的所述地址信号包含所述内存晶粒内第一内存数组的地址以及所述内存芯片内第二内存数组的地址；以及若所述内存控制器传送至所述内存晶粒以及所述内存芯片的所述命令信号包含写入命令，所述内存控制器通过所述第一组引脚传送第一组数据至所述内存晶粒，以将所述第一组数据写入至所述第一内存数组中，并通过所述第三组引脚传送第二组数据至所述内存晶粒，以将所述第二组数据写入至所述第二内存数组中。

5.如权利要求3所述的多晶粒封装，其特征在于，当所述内存控制器需要同时存取所述内存晶粒和所述内存芯片时，所述内存控制器传送至所述内存晶粒和所述内存芯片的所述地址信号包含所述内存晶粒内第一内存数组的地址和所述内存芯片内第二内存数组的地址；以及若所述内存控制器传送至所述内存晶粒以及所述内存芯片的所述命令信号包含读取命令，所述内存控制器通过所述第一组引脚自所述内存晶粒接收第一组数据，并通过所述第三组引脚自所述内存芯片接收第二组数据。

6.如权利要求2所述的多晶粒封装，其特征在于，所述第一组接点所传送/接收的数据的带宽与所述第三组接点所传送/接收的数据的带宽相同。

7.如权利要求6所述的多晶粒封装，其特征在于，所述第一组接点所传送/接收的数据的带宽与所述第三组接点所传送/接收的数据的带宽均为16位或8位。

8.如权利要求2所述的多晶粒封装，其特征在于，所述内存控制器通过所述第三组接点和所述第一组引脚将数据写入至所述内存芯片或是自所述内存芯片读取数据，且所述内存控制器通过所述第三组接点和所述第一组引脚存取所述内存芯片的路径不会经过所述内存晶粒。

9.如权利要求2所述的多晶粒封装，其特征在于，所述内存控制器通过所述第二组接点传送所述命令信号以及所述地址信号至所述内存晶粒，且所述内存控制器通过所述第二组接点和所述第二组引脚传送所述命令信号以及所述地址信号至所述内存芯片。

10.如权利要求1所述的多晶粒封装，其特征在于，所述内存晶粒为动态随机存取内存(Dynamic Random Access Memory，DRAM)晶粒，所述内存芯片为DRAM芯片，且所述内存控制器为DRAM控制器。