[发明专利]OTP型CPLD解码电路及方法

说明书

本发明提供了一种OTP型CPLD解码电路及方法，包括：两个JTAG接口分别连接ARM处理器和FPGA可编程逻辑芯片，为ARM处理器和FPGA可编程逻辑芯片下载程序使用；Serial串行接口连接ARM处理器；Serial串行接口将ARM处理器通过FPGA可编程逻辑芯片发给CPLD的激励数据和CPLD的反馈数据发送给PC电脑或第三方带串口的设备上；ARM处理器与FPGA可编程逻辑芯片连接；FPGA可编程逻辑芯片与CPLD连接；Power电源模块为OTP型CPLD解码电路提供电源，并具有隔离、掉电以及过流保护功能。本发明提供以一种新的解码CPLD的方案，通过以ARM数据总线和FPGA的硬件可编程特征，实现对CPLD的激励信号同步控制和其反馈信号的实时监控，提高了CPLD的解码准确性，可以方便地维护工控板和工控板的升级，降低设备的维护成本。

技术领域

本发明涉及CPLD解码技术领域，具体地，涉及一种OTP型CPLD解码电路及方法，更为具体地，涉及一种程序不可读回的CPLD解码装置，特别涉及一种对工控领域内控制板板卡上的OPT型CPLD的解码设计装置。

背景技术

在工业控制领，主控板卡上的OPT型CPLD具有稳定可靠、时序可预测、保密性更好的特点，在工控板上使用很多。

对于这种工控板的维修维护的难点是不确定CPLD内部的逻辑，只能简单的上电测试，不能对板卡上的RAM、FLASH外设等功能模块做驱动测试。此类板卡若出现故障就要重新更换板卡，使设备的维护成本极大提高，鉴于此原因，对CPLD内部逻辑进行解码显得尤为重要。当CPLD的内部逻辑解码完成之后，可根据其逻辑对CPLD实行替换，完成对工控板的升级，降低设备的维护成本。

专利文献CN205811993U(申请号：201620658058.X)公开了一种低功耗射频无线接收电路，包括无线接收模块和与无线接收模块相连的无线解码模块电路，无线接收模块中设有射频无线接收天线和无线接收振荡电路，无线接收振荡电路中设有高频三极管和可调电容器，无线解码模块电路设于一个低功耗的CPLD可编程逻辑集成电路芯片中，CPLD可编程逻辑集成电路芯片中一体式封装集成设置无线解码模块电路。

目前为止对有OPT型CPLD的解码方法除了物理破坏性的解码方法，没有其他更好的方案，而且这种方案对母片损坏严重，且不能确定内部逻辑，后续也对CPLD的功能测试带来困难。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种OTP型CPLD解码电路及方法。

根据本发明提供的一种OTP型CPLD解码电路，包括：JTAG接口、ARM处理器、FPGA可编程逻辑芯片、Serial串行接口、CPLD以及Power电源模块；

两个所述JTAG接口分别连接所述ARM处理器和所述FPGA可编程逻辑芯片，为所述ARM处理器和所述FPGA可编程逻辑芯片下载程序使用；

所述Serial串行接口连接所述ARM处理器；所述Serial串行接口将ARM处理器通过FPGA可编程逻辑芯片发给CPLD的激励数据和CPLD的反馈数据发送给PC电脑或第三方带串口的设备上；

所述ARM处理器与所述FPGA可编程逻辑芯片连接；所述FPGA可编程逻辑芯片与所述CPLD连接；

所述Power电源模块为OTP型CPLD解码电路提供电源，并具有隔离、掉电以及过流保护功能。

优选地，所述ARM处理器的总线包括CS片选信号线、OE读使能信号线、WE写使能信号线、ADDR地址线和DB数据信号线；所述CS片选信号线、OE读使能信号线、WE写使能信号线、ADDR地址线和DB数据信号线通过FPGA内部的解码后将DB数据线的双向功能解码为单一的只输入与只输出功能；所述输入功能读取CPLD对应激励数据的反馈数据；所述输出功能发送ARM处理器给CPLD的激励数据。