[发明专利]OTP型CPLD解码电路及方法

权利要求书

1.一种OTP型CPLD解码电路，其特征在于，包括：JTAG接口、ARM处理器、FPGA可编程逻辑芯片、Serial串行接口、CPLD以及Power电源模块；

两个所述JTAG接口分别连接所述ARM处理器和所述FPGA可编程逻辑芯片，为所述ARM处理器和所述FPGA可编程逻辑芯片下载程序使用；

所述Serial串行接口连接所述ARM处理器；所述Serial串行接口将ARM处理器通过FPGA可编程逻辑芯片发给CPLD的激励数据和CPLD的反馈数据发送给PC电脑或第三方带串口的设备上；

所述ARM处理器与所述FPGA可编程逻辑芯片连接；所述FPGA可编程逻辑芯片与所述CPLD连接；

所述Power电源模块为OTP型CPLD解码电路提供电源，并具有隔离、掉电以及过流保护功能。

2.根据权利要求1所述的OTP型CPLD解码电路，其特征在于，所述ARM处理器的总线包括CS片选信号线、OE读使能信号线、WE写使能信号线、ADDR地址线和DB数据信号线；所述CS片选信号线、OE读使能信号线、WE写使能信号线、ADDR地址线和DB数据信号线通过FPGA内部的解码后将DB数据线的双向功能解码为单一的只输入与只输出功能；所述输入功能读取CPLD对应激励数据的反馈数据；所述输出功能发送ARM处理器给CPLD的激励数据。

3.一种OTP型CPLD解码方法，其特征在于，运用权利要求1-2任一项权利要求所述的OTP型CPLD解码电路执行如下步骤：当CPLD的输入引脚接收不同的激励信号后经过CPLD内部编码逻辑后，采集CPLD输出引脚上对应的电平变化，利用CPLD输出引脚上对应的电平变化与对应的输入激励信号解码CPLD。

4.根据权利要求3所述的OTP型CPLD解码方法，其特征在于，利用检测CPLD关键I/O性质的装置检测CPLD管脚I/O属性；

所述检测CPLD关键I/O性质的装置包括：一个电源、两个电阻以及一个比较器；

所述电源和两个电阻依次串联，上电后利用比较器检测其中一个电阻的电压，通过电压数值判断CPLD引脚属性；CPLD引脚属性包括输入管脚、输出管脚、三态管脚以及固定电平。

5.根据权利要求3所述的OTP型CPLD解码方法，其特征在于，ARM系统数据处理单元给CPLD输入引脚对应的激励信号；

所述ARM系统数据处理单元包括ARM芯片、电源管理单元、232串口通讯单元以及缓存RAM；

所述ARM芯片作为中央处理器起到控制激励信号和对CPLD接收激励信号后的反馈数据处理，并产生激励信号激励CPLD；

所述缓存RAM存储CPLD接收激励信号后的反馈数据；

所述电源管理单元为整个装置提供预设电压，并起到掉电和过流保护的作用；

所述232串口通讯单元时将处理后的数据发送出去。

6.根据权利要求5所述的OTP型CPLD解码方法，其特征在于，利用地址译码和分频装置将ARM系统数据处理单元的地址访问空间进行外扩，不影响ARM处理器内部总线功能的前提下使数据和地址总线可对外输出，并改变地址线和数据线的输出方式。

7.根据权利要求6所述的OTP型CPLD解码方法，其特征在于，所述地址译码和分频装置采用FPGA实现；

FPGA产生时钟激励信号，配置FPGA内部解码逻辑电路，将总线的输出信号作为CPLD的输入激励信号，将总线的输入信号作为CPLD的相应信号。

8.根据权利要求6所述的OTP型CPLD解码方法，其特征在于，所述改变地址线和数据线的输出方式采用：将数据总线的双向功能改为单一的输入与输出，输入接收CPLD的反馈数据，输出发送CPLD的激励数据。

9.根据权利要求7所述的OTP型CPLD解码方法，其特征在于，通过FPGA的硬件可编程的特性，将激励信号进行掩码改变激励信号的通道数，并通过配置FPGA调节激励信号的输出引脚适配不同种类的OTP型CPLD。

10.根据权利要求6所述的OTP型CPLD解码方法，其特征在于，通过连接器将CPLD、ARM系统以及地址译码和分频装置连接起来，

通过连接器将CPLD的输入信号与FPGA的激励信号连接起来，CPLD经过激励信号后获得对应的响应信号，并将响应信号与FPGA的输入信号连接起来，形成闭环。