[发明专利]半导体器件及其制备方法

说明书

本申请提供了一种半导体器件及其制备方法，该方法包括：在衬底上依次沉积绝缘层和停止层，其中，衬底包括高压器件区域和非高压器件区域，绝缘层位于高压器件区域上方的厚度大于对应于非高压器件区域的厚度；在衬底的高压器件区域和非高压器件区域上方分别形成贯穿停止层和绝缘层的多个第一凹槽和多个第二凹槽；对第一凹槽上方的部分停止层进行刻蚀，使第一凹槽在远离衬底一侧的开口宽度大于靠近衬底一侧的开口宽度；以及进一步刻蚀多个第一凹槽和多个第二凹槽的底部使第一凹槽和第二凹槽的深度延伸入衬底的至少一部分。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及一种半导体器件及其制备方法。

背景技术

目前随着半导体技术的发展，集成电路的特征尺寸越来越小，芯片上晶体管的数目逐步增加，并且为了进一步提高存储器的存储性能，每个晶圆上包含芯片(chip)的数量也越来越多，其中，每个芯片的有源区(AA)中包含数以百万计的半导体器件，芯片的有源区的半导体器件一般采用浅沟槽隔离(shallow trench isolation，简称STI)，避免独立的半导体器件之间的相互干扰。

在每个晶圆上一般会包含多种类型的晶体管，例如高压晶体管(HV MOS)、低压晶体管(LV MOS)以及低低压晶体管(LLV MOS)等，不同类型的晶体管的工作电压一般不同，需要的浅沟槽隔离的尺寸或形状一般也不相同。因此，在同一个晶元上满足不同晶体管之间的有效隔离变得尤为重要。

发明内容

本申请提供了一种可至少部分解决现有技术中存在的上述问题的半导体器件及其制备方法。

根据本申请的一个方面，提供一种半导体器件的制备方法，所述方法可包括：在衬底上依次沉积绝缘层和停止层，其中，所述衬底包括高压器件区域和非高压器件区域，所述绝缘层位于所述高压器件区域上方的厚度大于对应于所述非高压器件区域的厚度；在所述衬底的高压器件区域和非高压器件区域上方分别形成贯穿所述停止层和所述绝缘层的多个第一凹槽和多个第二凹槽；对所述第一凹槽上方的部分所述停止层进行刻蚀，使所述第一凹槽在远离所述衬底一侧的开口宽度大于靠近所述衬底一侧的开口宽度；以及进一步刻蚀所述多个第一凹槽和所述多个第二凹槽的底部使所述第一凹槽和所述第二凹槽的深度延伸入所述衬底的至少一部分。

在本申请一个实施方式中，经过所述进一步刻蚀处理后，所述第二凹槽远离所述衬底一侧的开口宽度可等于靠近所述衬底一侧的开口宽度。

在本申请一个实施方式中，对所述第一凹槽上方的部分所述停止层进行刻蚀的步骤可包括：通过图案化的光刻胶层填充并覆盖所述第二凹槽，以使得在蚀刻处理过程中仅对所述多个第一凹槽中的所述停止层进行刻蚀。

在本申请一个实施方式中，经过所述进一步刻蚀处理后，所述多个第一凹槽沿其各自的凹槽延伸方向的投影轮廓可相同。

在本申请一个实施方式中，经过所述进一步刻蚀处理后，所述多个第一凹槽包括至少两种沿其凹槽延伸方向的投影轮廓可不同的凹槽。

在本申请一个实施方式中，经过所述进一步刻蚀处理后，所述多个第二凹槽可包括至少两种相互宽度不同的凹槽。

在本申请一个实施方式中，经过所述进一步刻蚀处理后，各个所述第二凹槽的宽度可相同。

在本申请一个实施方式中，在衬底上依次沉积绝缘层和停止层的步骤可包括：在所述衬底上沉积第一绝缘层；通过刻蚀处理去除所述第一绝缘层位于所述衬底的非高压器件区域上方的至少一部分；以及在经过刻蚀处理后的所述绝缘层上沉积所述停止层。

在本申请一个实施方式中，刻蚀所述多个第一凹槽和所述多个第二凹槽的底部使所述第一凹槽和所述第二凹槽的深度延伸到所述衬底的至少一部分之后，所述方法还可包括：对所述第一凹槽和所述第二凹槽进行填充，形成填充层。

在本申请一个实施方式中，所述填充层的材料可包括绝缘材料。