[发明专利]集成电路器件和包括该集成电路器件的电子系统

权利要求书

1.一种集成电路器件，所述集成电路器件包括：

衬底；

下基体层和上基体层，所述下基体层和所述上基体层顺序地堆叠在所述衬底上；

第一栅极堆叠件，所述第一栅极堆叠件在所述上基体层上在平行于所述衬底的主表面的第一方向上延伸，所述第一栅极堆叠件包括在垂直于所述衬底的所述主表面的第二方向上交替地堆叠的多个第一栅电极和多个第一绝缘层；

第二栅极堆叠件，所述第二栅极堆叠件在所述第一栅极堆叠件上在所述第一方向上延伸，并且包括在所述第二方向上交替地堆叠的多个第二栅电极和多个第二绝缘层；

沟道结构，所述沟道结构在所述第二方向上延伸穿过所述第一栅极堆叠件和所述第二栅极堆叠件；

字线切割开口，所述字线切割开口在所述第二方向上延伸穿过所述第一栅极堆叠件和所述第二栅极堆叠件，并在所述第一方向上延伸；

上支撑层，所述上支撑层位于所述第二栅极堆叠件上，并且包括多个孔，所述多个孔中的每个孔在所述第二方向上与所述字线切割开口交叠并且包括位于所述第二栅极堆叠件中的一部分；以及

绝缘结构，所述绝缘结构位于所述字线切割开口和所述多个孔中，

其中，所述沟道结构的上表面与所述上支撑层的下表面接触，并且

所述沟道结构的所述上表面高于所述多个孔的各自的最下端。

2.根据权利要求1所述的集成电路器件，其中，所述沟道结构包括：

掩埋绝缘层；

沟道层和栅极绝缘层，所述沟道层和所述栅极绝缘层顺序地堆叠在所述掩埋绝缘层的侧壁上；以及

导电插塞，所述导电插塞位于所述掩埋绝缘层上，

其中，所述导电插塞的上表面与所述上支撑层的所述下表面接触。

3.根据权利要求2所述的集成电路器件，其中，所述绝缘结构包括：

第一绝缘结构，所述第一绝缘结构位于所述字线切割开口中；以及

多个第二绝缘结构，所述多个第二绝缘结构分别位于所述多个孔中，

其中，每个所述第二绝缘结构的下表面接触所述第一绝缘结构的上表面并横向地向外突出超过所述第一绝缘结构的所述上表面，并且

其中，相对于所述衬底，每个所述第二绝缘结构的所述下表面低于所述导电插塞的所述上表面。

4.根据权利要求2所述的集成电路器件，其中，所述绝缘结构包括：

绝缘间隔物，所述绝缘间隔物在所述字线切割开口和所述多个孔的侧壁和底表面上延伸，并限定空间；以及

绝缘掩埋层，所述绝缘掩埋层位于所述空间中。

5.根据权利要求1所述的集成电路器件，其中，所述字线切割开口包括与所述多个孔交叠的第一部分和被所述上支撑层覆盖的第二部分，并且

所述多个孔沿着所述字线切割开口在所述第一方向上以均匀的距离彼此间隔开。

6.根据权利要求5所述的集成电路器件，其中，所述多个孔各自在第三方向上的最窄宽度大于所述字线切割开口在所述第三方向上的最宽宽度，并且所述第三方向平行于所述衬底的所述主表面并且垂直于所述第一方向。

7.根据权利要求2所述的集成电路器件，其中，所述沟道结构延伸穿过所述上基体层和所述下基体层并且接触所述衬底，并且

所述沟道层接触所述下基体层。

8.根据权利要求7所述的集成电路器件，其中，所述下基体层包括接触所述沟道层的突起，并且

其中，相对于所述衬底，所述突起的上表面高于所述下基体层的上表面，并且相对于所述衬底，所述突起的下表面低于所述下基体层的下表面。

9.根据权利要求1所述的集成电路器件，其中，所述字线切割开口延伸穿过所述上基体层和所述下基体层，

所述字线切割开口包括下扩展部分和上扩展部分，所述下扩展部分横向地突出到所述下基体层中，所述上扩展部分横向地突出到所述上基体层中，

其中，所述下扩展部分在第三方向上的最宽宽度大于所述上扩展部分在所述第三方向上的最宽宽度，并且所述第三方向平行于所述衬底的所述主表面并且垂直于所述第一方向。