[发明专利]改善MOS晶体管的热载流子注入可靠性的工艺方法

说明书

本发明公开了一种改善MOS晶体管的热载流子注入可靠性的工艺方法，包括：步骤一、在半导体衬底上形成第一栅极结构。步骤二、进行自对准的轻掺杂漏注入形成轻掺杂漏区。步骤三、在各第一栅极结构的两侧面上自对准形成侧墙。步骤四、对需要进行热载流子注入可靠性提升的第一MOS晶体管的第一栅极结构上形成第一掩膜层，第一掩膜层至少覆盖侧墙的侧面。步骤五、进行源漏注入形成第一MOS晶体管的源漏区，第一MOS晶体管的源漏注入以第一掩膜层为掩膜，通过侧墙侧面的第一掩膜层厚度调节有效轻掺杂漏区的宽度。本发明能改善MOS晶体管的热载流子注入可靠性，能通过对现有光刻掩膜版进行改进即可实现，所以工艺简单且成本低。

技术领域

本发明涉及一种半导体集成电路，特别涉及一种改善MOS晶体管的热载流子注入可靠性的工艺方法。

背景技术

随着工艺尺寸的不断缩小，由于电源电压没有能够随着器件沟道长度、结深和栅氧厚度等尺寸的减小以及衬底掺杂浓度的增加而等比例减小，导致了沟道横向电场与纵向电场显著增加。高电场的作用，将加速载流子的运动，从而载流子变为具有高能量的热载流子，载流子能通过隧穿效应直接进入SiO2，使MOSFET即MOS晶体管得阈值电压等参数发生漂移或者退化，影响器件的可靠性，最终导致器件失效。

随着便携式设备应用的的日益增多，作为电源管理芯片的集成高压器件受到日益关注，同时，高压CMOS器件可以集成在标准的CMOS工艺中，被越来越多的人重视。相比于传统的低压器件，由于驱动电压高，源漏(SD)之间的强电场分布使得器件的热载流子可靠性(HCI)很大的挑战。

比较通用的解决HCI效应的方法有形成轻掺杂漏区(lightly doped drain，LDD),也就是通常所说的源漏扩展(source drain extension)技术。以NMOS为例，由于高电压会在由N+区组成的源区和P型阱(PW)组成的沟道区形成的N+/PW结的耗尽层中产生强电场，故改变漏端结构能够使器件的HCI得到根本性改善。LDD技术是原本重掺杂的N+突变结转变为缓变结，通过在漏区外侧包裹轻掺杂的N型杂质，形成N+N/PW结，从而缓和电场强度，使被加速得电子在单个自由程内获得相对较小的动能，从而减少“热载流子”的数量，达到保护栅极的作用。

如图1A至图1B所示，是现有MOS晶体管的制造方法中形成源漏区的步骤中的器件结构示意图；包括步骤：

如图1A所示，在半导体衬底101上形成有栅介质层102和多晶硅栅103叠加而成的栅极结构，在栅极结构的侧面形成第一侧墙1041。

以第一侧墙1041的侧面为自对准条件进行LDD注入形成LDD区105。

在第一侧墙1041的侧面形成第二侧墙1042，由第一侧墙1041和第二侧墙1042叠加形成侧墙104。

如图1B所示，以所述侧墙104的侧面也即第二侧墙1042的侧面为自对准条件进行箭头线106所示的源漏注入形成源漏区107。图1B中在栅极结构两侧的源漏区107为对称结构，其中一个会作为源区，而另一个作为漏区。

通常在MOS晶体管的形成区域的半导体衬底101还形成有阱区，被栅极结构所覆盖的阱区作为沟道区。形成NMOS的沟道区的阱区为P型阱(PW)，形成PMOS的沟道区的阱区和N型阱(NW)。

以NMOS为例，随着工艺节点的不断缩小，器件的尺寸也会不断缩小，在器件工作电压比较大时，器件尺寸越小，NMOS的漏区和沟道区之间的PN结所承受的电场强度也就越大。在28HV工艺即28nm工艺节点的高压器件工艺中，半导体衬底101上会同时集成低压器件和高压器件，其中高压器件的工作电压为8V，低压器件的工作电压则低压高压器件的工作电压。8V的工作电压容易使高压器件的漏端电场增加并产生较多的热载流子。虽然采用了LDD技术，但是依然会产生较多的HCI，可靠性会变差。

发明内容