[发明专利]数字集成电路的设计方法

说明书

公开了一种数字集成电路的设计方法，其提取双边沿动态触发器的上升沿和下降沿的时序特征，获得时序特征参数偏大的第一库，并将第一库统一为上升沿触发类型，获得第一工艺库文件，以根据双边沿动态触发器功能模型和第一工艺库文件执行传统设计流程的设计输入、逻辑综合、形式验证、布局布线、时序检查和物理验证，以及相应的仿真流程。本发明的数字集成电路的设计方法根据上升沿和下降沿的时序特征中的参数偏大的时序特征参数制作第一工艺库文件，根据该第一工艺库文件执行传统设计流程，在保障设计出的电路的可靠性的同时简化了双边沿动态触发器在数字集成电路设计中的整合，为双边沿动态触发器在数字集成电路中的应用提供了便利。

技术领域

本发明涉及数字集成电路设计技术领域，具体地，涉及数字集成电路的设计方法。

背景技术

随着数字信号处理的广泛应用，数字信号处理电路设计当中需要用到滤波器单元，卷积运算等等，这些运算单元消耗很多触发器。

根据芯片设计当中的统计数据，数字信号处理设计上的触发器单元的功耗会占到整个芯片的50％以上。

传统触发器均为单边沿触发器，而双边沿动态触发器在一个时钟周期内可触发两次数据，处理不同的数据，双边沿动态触发器相比于单边沿触发器可以将时钟信号的频率降低为一半，可有效降低时钟通路以及触发器自身的面积以及功耗。

因此，将双边沿动态触发器应用到数字集成电路的设计中，可有效降低系统整体功耗，具有非常可观的实用价值。

发明内容

鉴于上述问题，本发明的目的在于提供一种数字集成电路的设计方法，从而将双边沿动态触发器应用到数字集成电路的设计中，为设计芯片的系统功耗的降低提供便利。

根据本发明的一方面，提供一种数字集成电路的设计方法，包括：

分别提取双边沿动态触发器的上升沿和下降沿的特征，获得第一库和第二库，所述第一库的时序特征参数大于所述第二库的时序特征参数；

将所述第一库修改为上升沿触发类型，以获得第一工艺库文件；

将仿真库的双边沿动态触发器增加双边沿触发特性，以获得具有双边沿触发特性的双边沿动态触发器功能模型；

根据所述双边沿动态触发器功能模型和所述第一工艺库文件依次进行设计输入、逻辑综合、形式验证、布局布线、时序检查、物理验证至完成设计，以及，

根据所述设计输入步骤获得的RTL级电路描述文件进行RTL功能仿真；

根据所述逻辑综合步骤获得的第一门级网表进行网表功能仿真；

根据所述布局布线步骤获得的第二门级网表和数字版图进行网表时序仿真。

可选地，所述分别提取双边沿动态触发器的上升沿和下降沿的特征的步骤中，分别对所述双边沿动态触发器的上升沿和下降沿的时序和功耗进行特征提取。

可选地，还包括：

将所述第二库修改为上升沿触发类型，以获得第二工艺库文件，

将所述第一库和所述第二库均修改为下降沿触发类型，以分别获得第三工艺库文件和第四工艺库文件，

其中，所述时序检查步骤同时根据所述第一工艺库文件、所述第二工艺库文件、所述第三工艺库文件和所述第四工艺库文件进行时序检查。

可选地，在所述逻辑综合、形式验证、布局布线的步骤中，对应的所述双边沿动态触发器功能模型的双边沿动态触发器用作单边沿触发器，且数据触发频率与双边沿动态触发器的数据触发频率相同。