[发明专利]包括可程序化电阻器的记忆体单元与记忆体系统

说明书

本文揭示一包括可程序化电阻器的记忆体单元与记忆体系统，记忆体单元包括一或更多个可程序化电阻器及控制晶体管。在一态样中，可程序化电阻器包括用于形成晶体管的栅极结构及一或更多个源极/漏极结构。可通过对栅极结构施加电压来设定可程序化电阻器的电阻，同时启用控制晶体管。可通过感测通过可程序化电阻器的电流来读取由可程序化电阻器储存的数据，同时禁用控制晶体管。在一态样中，通过相同类型的元件实现一或更多个可程序化电阻器及控制晶体管，使记忆体单元可通过简化的制程以压缩方式形成。

技术领域

本揭示内容是有关记忆体装置的技术，特别是一种记忆体单元与系统。

背景技术

计算机、可携式装置、智能手机、物联网(IoT)装置等电子装置的发展促使对于记忆体装置的需求增加。通常而言，记忆体装置可以是挥发性记忆体装置及非挥发性记忆体装置。在提供电力给挥发性记忆体装置时其可储存数据，但一旦切断电力则可能丢失所储存的数据。不同于挥发性记忆体装置，非挥发性记忆体装置即使在切断电力之后还能保留数据，但读写速度比挥发性记忆体装置慢。

发明内容

本文描述的一态样是关于记忆体单元。在一些实施例中，记忆体单元包括第一可程序化电阻器、第二可程序化电阻器及晶体管。第一可程序化电阻器包括电性耦接至第一控制线的第一栅极结构，及共享的源极/漏极结构。第二可程序化电阻器包括电性耦接至第二控制线的第二栅极结构，及共享的源极/漏极结构。晶体管包括(1)电性耦接至位元线的第一源极/漏极结构，(2)电性耦接至字元线的第三栅极结构，以及(3)电性耦接至第一可程序化电阻器的共享源极/漏极结构及第二可程序化电阻器的第二源极/漏极结构的第二源极/漏极结构。

本文描述的一态样是关于一记忆体系统。在一些实施例中，该记忆体系统包括一记忆体单元以及耦接至该记忆体单元的一记忆体控制器。在一些实施例中，该记忆体单元包括：一可程序化电阻器，其包括一栅极结构以及一源极/漏极结构；以及一控制晶体管，其耦接至该可程序化电阻器的一源极/漏极结构。在一些实施例中，该记忆体控制器用以对该可程序化电阻器的该栅极结构施加一第一电压，将该可程序化电阻器设定为具有一第一电阻，同时启用该控制晶体管。在一些实施例中，该记忆体控制器用以对该可程序化电阻器的该栅极结构施加低于第一电压的一第二电压，将该可程序化电阻器设定为具有高于该第一电阻的一第二电阻，同时启用该控制晶体管。

本文描述的一态样是关于一记忆体单元。在一些实施例中，该记忆体单元包括一第一可程序化电阻器、一第二可程序化电阻器及一控制晶体管。在一些实施例中，该第一可程序化电阻器包括电性耦接至一第一控制线的一第一栅极结构，以及电性耦接至一输出节点的一第一源极/漏极结构。在一些实施例中，该第二可程序化电阻器包括电性耦接至一第二控制线的一第二栅极结构，以及电性耦接至该输出节点的一第二源极/漏极结构。在一些实施例中，该控制晶体管包括电性耦接至一位元线的一第三源极/漏极结构、电性耦接至一字元线的一第三栅极结构、以及电性耦接至该输出节点的一第四源极/漏极结构。

附图说明

以下详细描述结合附图阅读时，可以最好地理解本揭示内容的各方面。注意，根据行业中的标准实践，各种特征并未按比例绘制。事实上，为了讨论的清楚起见，各种特征的尺寸可以任意扩大或缩小。

图1是根据一实施例的记忆体系统的示意图；

图2是根据一实施例的实例记忆体单元的示意图；

图3是示出根据一实施例具有不同电阻的可程序化电阻器的图；

图4A是示出根据一实施例施加至图2的记忆体单元的电压，以预设记忆体单元的示意图；

图4B是示出根据一实施例施加至图2的记忆体单元的电压，以写入数据的示意图；

图4C是示出根据一实施例施加至图2的记忆体单元的电压，以读取由上述记忆体单元储存的数据的示意图；

图5A至图5D示出根据一实施例的通过可程序化电阻器的电流；