[发明专利]具有垂直栅极晶体管的半导体结构及其制备方法

说明书

本公开提供一种半导体结构及其制备方法。该半导体结构包含：一基底、一单元胞电容器、一通道结构、一衬垫材料、一字元线以及一位元线。该单元胞电容器设置在该基底上。该通道结构设置在该单元胞电容器上，其中该通道结构包括一水平组件以及至少两个垂直组件，该至少两个垂直组件从该水平组件延伸，并由在该水平组件上的一沟道所隔开。该衬垫材料围绕每一垂直组件。该字元线包围该至少两个垂直组件，并部分充填该沟道。该位元线设置在该通道结构上。

交叉引用

本公开主张2020年10月26日申请的美国正式申请案第17/079,943号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开涉及一种半导体结构及其制备方法。特别涉及一种具有垂直栅极晶体管(vertical gate transistor，VGT)的半导体结构及其制备方法。

背景技术

动态随机存取存储器(DRAM)为一种半导体配置，用于存储在多个单独单元胞电容器(单元电容器)中的数据的多个位元(bits)，且所述电容器位于一集成电路中。所述DRAM通常采用多个沟槽电容器DRAM单元胞以及多个堆叠电容器DRAM单元胞的形式。在所述堆叠电容器DRAM单元胞中，所述单元胞电容器形成在多个读取/写入晶体管上。制造所述读取/写入晶体管的一先进方法，是使用一埋入栅极电极，其包含一栅极电极以及一字元线，而该栅极电极与该字元线是构建在一主动区中的一栅极沟槽中。

在过去的几十年中，随着半导体制造技术的不断进步，电子元件的尺寸也相对应地缩小。随着一单元胞晶体管(cell transistor)的尺寸缩减到几纳米的长度，可能会发生短通道效应(short-channel effects)，其可能导致该单元胞晶体管的效能显著下降。

为了克服效能问题，非常需要改进在半导体结构中的所述晶体管的制造方法。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体结构。该半导体结构包括：一基底、一单元胞电容器、一通道结构、一衬垫材料、一字元线以及一位元线。该单元胞电容器设置在该基底上。该通道结构设置在该单元胞电容器上，其中该通道结构包括一水平组件以及至少两个分开的垂直组件，该至少两个分开的垂直组件从该水平组件延伸。衬垫材料围绕至少一个垂直组件设置。该字元线包围该至少两个垂直组件设置。该位元线设置在该通道结构上。

在一些实施例中，该通道结构包括非晶硅、掺杂硅、氧化铟(indium oxide，In₂O₃)、氧化镓(gallium oxide，Ga₂O₃)、氧化锌(zinc oxide，ZnO)、氧化铟锌(indium zinc oxide，IZO)、氧化铟锡(indium tin oxide，ITO)、氧化铟锡锌(indium tin zinc oxide，ITZO)或氧化铟镓锌(indium gallium zinc oxide，IGZO)。

在一些实施例中，该衬垫材料包括紧密的氧化硅(SiO₂)或氮化硅(Si₃N₄)。

在一些实施例中，该通道结构大致为一U形结构。

在一些实施例中，该至少两个垂直组件沿着一第一方向延伸，以及该字元线沿着一第二方向延伸，该第二方向正交于该第一方向，其中该位元线沿着该第一方向延伸。

在一些实施例中，该衬垫材料插置在该字元线与该通道结构之间。

在一些实施例中，该字元线穿过该通道结构的该至少两个垂直组件。