[发明专利]一种神经网络的指令序列生成方法及装置

说明书

本发明公开了一种神经网络的指令序列生成方法及装置，首先根据神经网络中的全局平均池化层的特征图维度，确定所述神经网络中的深度可分离卷积的特征图维度。再根据所述全局平均池化层的输入特征图维度，确定用于深度可分离卷积的卷积核的维度。然后根据所述深度可分离卷积的特征图维度和所述卷积核的维度，生成用于执行所述神经网络对应的指令序列。可见，本发明根据全局平均池化层的特征图维度确定深度可分离卷积的特征图维度和卷积核的维度，并生成对应的指令序列。故在遇到全局平均池化层的操作时可执行上述指令序列能够使用深度可分离卷积来替代实现全局平均池化层的操作，进而避免改变芯片硬件结构。

技术领域

本申请涉及人工智能技术领域，尤其涉及一种神经网络的指令序列生成方法及装置。

背景技术

通常，大部分的神经网络中会用到池化操作。但是对于芯片来说，支持的池化操作越多，由此带来的芯片面积、功耗的代价也就越大。若在本身不支持池化操作的芯片结构上增加池化操作，就会在芯片中增加额外的硬件逻辑，进而改变芯片的硬件结构。

故，如何在不改变芯片硬件结构的基础上实现池化操作是目前亟需解决的问题。

发明内容

为了解决上述技术问题，提出了本申请。

根据本申请的一个方面，提供了一种神经网络的指令序列生成方法，所述方法包括：根据神经网络中的全局平均池化层的特征图维度，确定所述神经网络中的深度可分离卷积的特征图维度；根据所述全局平均池化层的输入特征图维度，确定用于深度可分离卷积的卷积核的维度；根据所述深度可分离卷积的特征图维度和所述卷积核的维度，生成用于执行所述神经网络对应的指令序列，所述指令序列中包含所述神经网络的全局平均池化层的操作指令。

根据本申请的另一方面，提供了一种神经网络运行的方法，所述神经网络中包括根据上述权项生成的指令序列；所述方法包括：获得经过所述神经网络中卷积层处理后的输入特征图；其中，所述输入特征图至少包括通道数；根据所述输入特征图的通道数确定卷积核的个数；其中，一个通道对应一个卷积核；在所述输入特征图的每个通道中，根据所述每个通道各自的卷积核对所述每个通道进行卷积，获得所述每个通道的输出值；其中，所述每个通道的输出值和该通道经过全局平均池化操作得到的输出值相同。

根据本申请的另一方面，提供了一种神经网络的指令序列生成装置，包括：第一确定模块，用于根据神经网络中的全局平均池化层的特征图维度，确定所述神经网络中的深度可分离卷积的特征图维度；第二确定模块，用于根据所述全局平均池化层的输入特征图维度，确定用于深度可分离卷积的卷积核的维度；生成模块，用于根据所述深度可分离卷积的特征图维度和所述卷积核的维度，生成用于执行所述神经网络对应的指令序列，所述指令序列中包含所述神经网络的全局平均池化层的操作指令。

根据本申请的另一方面，提供了一种神经网络运行的装置，所述神经网络中包括根据上述权项生成的指令序列；所述装置包括：获得单元，用于获得经过所述神经网络中卷积层处理后的输入特征图；其中，所述输入特征图至少包括通道数；确定单元，用于根据所述输入特征图的通道数确定卷积核的个数；其中，一个通道对应一个卷积核；卷积单元，用于在所述输入特征图的每个通道中，根据所述每个通道各自的卷积核对所述每个通道进行卷积，获得所述每个通道的输出值；其中，所述每个通道的输出值和该通道经过全局平均池化操作得到的输出值相同。

根据本申请的再一方面，提供了一种电子设备，包括：处理器；以及，存储器，在所述存储器中存储有计算机程序指令，所述计算机程序指令在被所述处理器运行时使得所述处理器执行如上所述的方法。

根据本申请的又一方面，提供了一种计算机可读介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行如上所述的方法。