[发明专利]一种FPGA内核可编程仿真器

说明书

本发明公开了一种FPGA内核可编程仿真器，包括：运行时连接于驱动器与主机之间，驱动器内置至少一个被测FPGA内核，驱动器对全部的FPGA内核进行包装；当FPGA内核可编程仿真器启动时，主机向运行时发送第一控制信号，通过调用运行时中的仿真器对被测FPGA内核及驱动器进行仿真；当FPGA内核可编程仿真器运行时，运行时将主机发送的第二控制信号至驱动器，并根据第二控制信号，向驱动器发送命令，被测FPGA内核根据接收的命令进行计算，并通过运行时向主机返回相应的计算结果，将高抽象级别的被测FPGA内核与现有高质量仿真器进行集成，使开发者能够使用高抽象级别的开发软件进行FPGA内核开发并使用现有高质量仿真器仿真，方便FPGA内核开发者并提高FPGA内核的仿真效率。

技术领域

本发明涉及仿真技术领域，具体涉及一种FPGA内核可编程仿真器。

背景技术

构建FPGA内核以加速领域特定应用是实现更高性能或更低能耗的一种实用方法。随着更多开发人员的参与，在最近的十年中FPGA的开发者将其抽象级别从寄存器传输级别(RTL)提升到高级综合(HLS C)或开放计算语言(OpenCL)。仿真和调试软件套件也是如此。

Xilinx Vitis是最受欢迎的商业FPGA开发套件以及仿真和调试软件。它支持RTL，HLS C，OpenCL内核仿真和执行，还提供软件仿真和硬件仿真。软件仿真的主要目标是确保主机程序和内核的功能正确性。但是只有与C模型相关联的RTL内核才能在软件仿真中执行。硬件仿真流使程序员能够检查从C，C++或OpenCL内核代码合成的FPGA二进制文件的RTL描述的功能正确性。但是，硬件仿真通常需要很长时间才能编译和仿真，尤其是当内核通过AXI总线使用DRAM传输数据时。英特尔Quartus是另一种广泛使用的FPGA开发和仿真软件。它集成了ModelSim英特尔FPGA版软件，以支持行为仿真，HDL测试平台和Tcl脚本。

Verilator，Synopsys VCS等高质量的RTL仿真器在RTL仿真上具有更好的性能。Synopsys VCS功能验证解决方案是主要的验证解决方案，并提供业界最高性能的仿真和约束求解器引擎。Synopsys VCS的仿真引擎充分利用了当前多核X86处理器的优势，使用户可以在运行时分配更多的内核，从而轻松地加快高活动性，长周期的测试。Verilator不仅将Verilog HDL转换为C++或SystemC，还可以将硬件代码编译为更快优化并且可选的对线程进行分区的模型。结果是经过编译的Verilog模型，即使在单线程上执行的速度也比独立SystemC快10倍以上，在单线程上的速度也比解释的Verilog仿真器快100倍，并且多线程处理可以使速度提高2-10倍。

尽管有像Verilator、Synopsys VCS这样的高质量的RTL仿真器可用，但是FPGA内核的抽象级别太高，开发套件的集成也太高，因此无法使用这些RTL仿真器。以XilinxVitis为例，仿真进度是整个软件内置的，并且很难将接口暴露给外部作为仿真用途，因此它与诸如Verilator的仿真器不兼容。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的高质量的RTL仿真器和高抽象级别的FPGA内核不能兼容使用的问题，从而提供一种FPGA内核可编程仿真器。

为达到上述目的，本发明提供如下技术方案：

本发明实施例提供一种FPGA内核可编程仿真器，包括：驱动器及运行时，其中，运行时连接于驱动器与主机之间，驱动器内置至少一个被测FPGA内核，驱动器对全部的FPGA内核进行包装；当所述FPGA内核可编程仿真器启动时，主机向运行时发送第一控制信号，通过调用运行时中的仿真器对被测FPGA内核及驱动器进行仿真；当FPGA内核可编程仿真器运行时，运行时将主机发送的第二控制信号至驱动器，并根据第二控制信号，向驱动器发送命令，被测FPGA内核根据接收的命令进行计算，并通过运行时向主机返回相应的计算结果。