[发明专利]体内异性掺杂的功率半导体器件及其制造方法

权利要求书

1.一种体内异性掺杂的功率半导体器件，其特征在于包括：

第一导电类型半导体衬底（11）、第一导电类型阱区（12）、第一导电类型源端重掺杂区（13）、第二导电类型漂移区（21）、第二导电类型阱区（22）、第二导电类型源端重掺杂区（23）、第二导电类型漏端重掺杂区（24）、第一介质氧化层（31）、第二介质氧化层（32）、第三介质氧化层（33）、多晶硅电极（41）、控制栅多晶硅电极（42）；

其中，第二导电类型漂移区（21）位于第一导电类型半导体衬底（11）上方，第二导电类型阱区（22）位于第二导电类型漂移区（21）的右侧，第一导电类型阱区（12）位于第二导电类型漂移区（21）的左侧，第一导电类型源端重掺杂区（13）和第二导电类型源端重掺杂区（23）位于第一导电类型阱区（12）中，第二导电类型漏端重掺杂区（24）位于第二导电类型阱区（22）中；第二介质氧化层（32）位于第一导电类型阱区（12）上方，并且其左端与第二导电类型源端重掺杂区（23）相接触，右端与第二导电类型漂移区（21）相接触；第三介质氧化层（33）位于第二介质氧化层（32）与第二导电类型漏端重掺杂区（24）之间的第二导电类型漂移区（21）的上表面；控制栅多晶硅电极（42）覆盖在第二介质氧化层（32）的上表面并部分延伸至第三介质氧化层（33）的上表面；

第一介质氧化层（31）和多晶硅电极（41）构成纵向延伸的纵向浮空场板，纵向浮空场板的个数为1个到多个；所述纵向浮空场板周期性的分布在整个第二导电类型漂移区（21）中，形成具有多个等势浮空槽的耐压层，每一个等势浮空槽周围覆盖第一导电类型漂移区（15）；分布在整个第二导电类型漂移区（21）中的相邻纵向浮空场板的纵向间距和横向间距相等，横向为源漏方向，纵向为垂直于源漏方向。

2.根据权利要求1所述的一种体内异性掺杂的功率半导体器件，其特征在于：第二导电类型漂移区（21）深度大于纵向浮空场板的深度，纵向浮空场板底端与第一导电类型半导体衬底（11）之间留有一段间距，形成底部的导电通路。

3.根据权利要求1所述的一种体内异性掺杂的功率半导体器件，其特征在于：纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。

4.根据权利要求1所述的一种体内异性掺杂的功率半导体器件，其特征在于：第二导电类型漂移区（21）内部引入了第一导电类型电场钳位层（14），即Ptop层。

5.根据权利要求1所述的一种体内异性掺杂的功率半导体器件，其特征在于：纵向浮空场板的底部穿过槽底注入形成第二导电类型埋层（25）。

6.根据权利要求1所述的一种体内异性掺杂的功率半导体器件，其特征在于：所述器件为SOI器件。

7.权利要求1所述的一种体内异性掺杂的功率半导体器件的制造方法，其特征在于包括如下步骤：

步骤1：选择第一类导电类型半导体衬底（11）；

步骤2： 在第一导电类型半导体衬底（11）上方注入推结得到第二导电类型漂移区（21）；

步骤3：确定槽的深度以及槽间距，通过光刻以及刻蚀形成槽；

步骤4：在槽壁形成第一导电类型多晶，氧化形成第一介质氧化层，第一导电类型漂移区（15）则附着在槽壁外侧，淀积多晶并刻蚀至硅平面；

步骤5：通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区（22）；

步骤6：热氧化形成第二介质氧化层（32），并淀积刻蚀形成第三介质氧化层（33）；

步骤7：通过离子注入第一导电类型杂质并推结，形成第一导电类型阱区（12）；

步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极（42）；

步骤9：注入激活形成第一导电类型源端重掺杂区（13），第二导电类型源端重掺杂区（23）与第二导电类型漏端重掺杂区（24）。

8.根据权利要求7所述的一种体内异性掺杂的功率半导体器件的制造方法，其特征在于：步骤4第一导电类型多晶，在氧化形成介质后再氧化形成氧化层从而控制氧化层厚度。