[发明专利]半导体器件的制备方法及半导体器件

说明书

本申请提供一种半导体器件的制备方法及半导体器件，所述制备方法包括将所述基板放置于反应腔室内，对所述基板进行加热，并向所述反应腔室内通入第一反应气体，以形成覆盖所述接触孔内壁和所述第一层间绝缘层上表面的硅晶种层；其中，所述第一反应气体至少包括二仲丁基氨基硅烷和二叔丁基氨基硅烷中的一种；继续对所述基板进行加热，并向所述反应腔室内通入第二反应气体，以形成覆盖于所述硅晶种层远离所述基板的表面的磷掺杂硅层。二仲丁基氨基硅烷(DSBAS)和二叔丁基氨基硅烷(DTBAS)中氨基配体的尺寸较大，在形成的硅晶种层上方生长磷掺杂硅层时，可以大大缩短孵化期，大大降低了磷掺杂硅层在接触孔的侧壁位置形成空洞、裂缝等缺陷的可能性。

技术领域

本申请涉及半导体器件技术领域，具体涉及一种半导体器件的制备方法及半导体器件。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamicrandomaccess memory，DRAM)的设计也必须符合高集成度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，其已逐渐取代仅具备平面栅极结构的动态随机存取存储器。

一般来说，具备凹入式栅极结构的DRAM是由数目庞大的存储单元(memory ce11)聚集形成一阵列区，用来存储数据，而每一存储单元可由一晶体管元件与一电荷贮存装置串联组成，以接收来自于字符线(word line，WL)及位线(bit line，BL)的电压信号。位线结构通过位线插塞与基板上的栅结构和有源图案电连接，位线插塞设置在基板表面的接触孔内，位线插塞包括晶种层和半导体层，位线插塞是通过在接触孔内填充晶种层和半导体层，再通过图案化形成的。

随着DRAM集成度需求的提高，需要增大上述接触孔的深宽比，这种情况下在形成半导体层时，易在接触孔的侧壁位置处，产生空洞、裂缝等缺陷，容易引起位线短路等问题，影响半导体器件的电学性能。

发明内容

针对上述问题，本申请提供了一种半导体器件的制备方法及半导体器件，解决了现有技术中半导体层在靠近接触孔位置易产生空洞、裂缝等缺陷的技术问题。

第一方面，本申请提供一种半导体器件的制备方法，包括：

提供半导体基板，并在所述基板上方形成第一层间绝缘层；

形成贯穿所述第一层间绝缘层并延伸至所述基板内部的接触孔；其中，所述接触孔暴露出部分所述基板和部分所述第一层间绝缘层；

将所述基板放置于反应腔室内，对所述基板进行加热，并向所述反应腔室内通入第一反应气体，以形成覆盖所述接触孔内壁和所述第一层间绝缘层上表面的硅晶种层；其中，所述第一反应气体至少包括二仲丁基氨基硅烷和二叔丁基氨基硅烷中的一种；

继续对所述基板进行加热，并向所述反应腔室内通入第二反应气体，以形成覆盖于所述硅晶种层远离所述基板的表面的磷掺杂硅层。

根据本申请的实施例，可选地，上述半导体器件的制备方法中，将所述基板放置于反应腔室内，对所述基板进行加热，并向所述反应腔室内通入第一反应气体，以形成覆盖所述接触孔内壁和所述第一层间绝缘层上表面的硅晶种层，包括以下步骤：

将所述基板放置于反应腔室内，对所述基板进行加热，并向所述反应腔室内通入第一反应气体，以通过原子层沉积的方式形成覆盖所述接触孔内壁和所述第一层间绝缘层上表面的硅晶种层。

根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述硅晶种层的厚度为原子尺寸数量级。

根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述硅晶种层与所述基板接触的部分的厚度大于与所述第一层间绝缘层接触的部分的厚度。

根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述硅晶种层为非晶形的硅晶种层。