[发明专利]一种双向异步同步先进先出适配器

说明书

本发明公开了一种双向异步同步先进先出适配器。适配器用于连接异步时钟芯片和同步时钟芯片，适配器包括主模块、或门、与门等，各个主模块在适配器内并列布置，各个主模块的端口经或门、与门后分别与异步时钟芯片、同步时钟芯片连接，每个时刻只有一个主模块处于工作状态，各个主模块之间通过令牌端口串接，实现各个主模块依次工作；每个主模块包括四种不同功能的子模块和两个FIFO锁存器。本发明可从标准单元库合成，适配器模块的输入输出的大小和数据长度是可配置的，实现了神经形态类脑芯片和传统数字芯片的异构集成，从而实现了紧凑、高效和快速的设计。

技术领域

本发明提出了一种芯片间的适配器连接方案，尤其是提出了一种双向异步同步(A-S)先进先出(FIFO)适配器。

背景技术

人工智能的快速发展促进着神经形态类脑芯片的快速发展，这些芯片集成了神经生物学系统的各种功能，具有很高的能效。

目前，神经形态类脑芯片和传统数字芯片之间是以印刷电路板(PCB)方式集成的，与先进的异构集成技术相比有许多缺点。神经形态类脑芯片与传统数字芯片例如ASIC芯片(Application Specific Integrated Circuit，特定用途集成电路)之间通过外部输入/输出接口模块(如通用串行USB接口)，来实现和主机或其他芯片之间的通信。

而应用异构集成技术可以带来更多特性，可以将多个模块化芯片集成到单个封装或者硅片上，获得高性能的片上互连，从而提高性能和优化功耗。基于插入器(interposer)的芯片设计允许分块设计的异构集成，即每个块在不同的技术和工艺环境下分别设计，并通过插入器与其他块集成。

神经形态类脑芯片本质上是异步的。这与传统的数字同步电路不同，电子设计自动化(EDA，Electronic Design Automation)工具并不能很好地支持异步电路的综合和布局。这对设计混合异步同步电路系统，如神经形态类脑芯片与传统数字芯片的异构集成系统提出了很大的挑战。

发明内容

为了实现目标检测、语音控制、目标跟踪、避障和平衡控制等实时任务，神经形态类脑芯片与传统数字芯片，例如特定应用的集成电路(ASIC，Application SpecificIntegrated Circuit)芯片的集成是必然的。与传统的时间同步芯片相比，神经形态类脑芯片本质上是异步的。在这里，本发明提出了一个双向的异步-同步(A-S，Asynchronous toSynchronous)先进先出(FIFO,Fist In Fist Out)适配器模块，用于神经形态类脑芯片和传统数字芯片之间的接口。

本发明设计采用先进先出(FIFO)电路来设计异步电路(神经形态类脑芯片)和同步电路(传统数字芯片)之间的双向适配器，可以帮助神经形态类脑芯片和传统数字芯片实现异构集成结构。因此，将被用于所有的神经形态类脑计算和人工智能应用中。

本发明所采用的技术方案是：

所述的适配器用于连接异步时钟芯片和同步时钟芯片；本发明用于连接神经形态类脑芯片和传统数字芯片，实现两种芯片的连接。神经形态类脑芯片是模拟生物大闹，以实现神经元工作机制为基础的新型异步时钟芯片；而传统数字芯片是以主要以数字电路设计为基础，CMOS工艺实现的同步时钟芯片。

所述的适配器主要由多个主模块、或门、与门等门电路组成，各个主模块在适配器内并列布置，各个主模块的端口经或门、与门后分别与异步时钟芯片、同步时钟芯片连接，每个时刻只有一个主模块处于工作状态，各个主模块之间通过令牌端口串接，实现各个主模块依次工作。

在异步侧：