[发明专利]一种双向异步同步先进先出适配器

权利要求书

1.一种双向异步同步先进先出适配器，其特征在于：所述的适配器用于连接异步时钟芯片和同步时钟芯片；所述的适配器由多个主模块、或门、与门组成，各个主模块在适配器内并列布置，各个主模块的端口经或门、与门后分别与异步时钟芯片、同步时钟芯片连接，每个时刻只有一个主模块处于工作状态，各个主模块之间通过令牌端口串接，实现各个主模块依次工作。

2.根据权利要求1所述的一种双向异步同步先进先出适配器，其特征在于：

在异步侧：

各个主模块的异步侧数据传输输入端口spk_data_in均共同连接到一起作为适配器的异步侧数据传输输入端口spk_data_in并连接到异步时钟芯片，各个主模块的异步侧数据传输输出端口spk_data_out分别连接到第二或门的各个输入端，第二或门的输出端作为适配器的异步侧数据传输输入端口spk_data_out并连接到异步时钟芯片；各个主模块的脉冲确认输出信号端口ack_spk_out分别连接到第一或门的各个输入端，第一或门的输出端作为适配器的脉冲确认输出信号端口ack_spk_out并连接到异步时钟芯片；各个主模块的脉冲请求输入信号端口req_spk_in均连接到一起作为适配器的脉冲请求输入信号端口req_spk_in并连接到异步时钟芯片；

在同步侧：

各个主模块的同步侧数据传输输入端口syn_data_in均共同连接到一起作为适配器的同步侧数据传输输入端口syn_data_in并连接到同步时钟芯片，各个主模块的同步侧数据传输输出端口syn_data_out分别连接到第三或门的各个输入端，第三或门的输出端作为适配器的同步侧数据传输输入端口syn_data_out并连接到同步时钟芯片；各个主模块的时钟信号端口clk均连接到共同连接到一起作为适配器的时钟信号端口clk并连接到同步时钟芯片；各个主模块的同步系统使能输入信号端口enb_syn_in均共同连接到第四或门后再连接到第一与门的输出端，第一与门的两个输入端分别连接第四或门的输出端和适配器的同步侧请求输入信号req_syn_in；各个主模块的同步侧读写使能信号端口write_read_enb分别连接到第四或门的各个输入端，第四或门的输出端作为适配器的有效数据信号data_v并连接到同步时钟芯片；

各个主模块设有异步侧输入方令牌输入端口spk_put_token_in、异步侧输出方令牌输入端口spk_get_token_in、异步侧令牌交换输出端口spk_token_out、同步侧输入方令牌输入端口syn_put_token_in、同步侧输出方令牌输入端口syn_get_token_in、同步侧令牌交换输出端口syn_token_out的多个令牌端口；各个主模块之间通过令牌端口循环连接形成闭环，相邻两个主模块中，当前主模块的异步侧令牌交换输出端口spk_token_out分别和下一个主模块的异步侧输入方令牌输入端口spk_put_token_in、异步侧输出方令牌输入端口spk_get_token_in连接，当前主模块的同步侧令牌交换输出端口syn_token_out分别和下一个主模块的同步侧输入方令牌输入端口syn_put_token_in、同步侧输出方令牌输入端口syn_get_token_in连接。