[发明专利]检测三维存储器的结构缺陷的方法及三维存储结构

说明书

本申请提供了一种检测三维存储器的结构缺陷的方法及三维存储结构。该检测三维存储器的结构缺陷的方法包括：将三维存储结构的存储区导电层接地，其中，所述三维存储结构包括堆叠结构、设置在所述堆叠结构的存储区块上的至少一个位线触点、以及覆盖所述至少一个位线触点并与每个所述位线触点电连接的所述存储区导电层；以及对所述字线触点进行亮度电压对比检测。

技术领域

本申请涉及半导体领域，更具体的，涉及一种三维存储结构，一 种检测三维存储器的结构缺陷的方法。

背景技术

消费者不断追求大容量、高密度的存储器件，继而三维存储器应 运而生。

随着3D NAND型的三维存储器的发展，其堆叠层数不断增多、 各种功能层的厚度不断变小。在制造三维存储器的过程中，较薄的层 结构可能破损，进而该层两侧被间隔的结构可能连通。

例如，沟道结构(CH)可包括由内向外设置的：沟道层、隧穿层、 电荷捕获层及阻挡层。沟道结构外套设有多个栅极层。当沟道结构破 损时，栅极层可能与沟道层连接，进而在工作时栅极层与沟道层之间 会漏电。现有的检测方式很难检测出具体是哪个栅极层与沟道结构间漏电。

此外，三维存储器的具体结构也会因需求的变化而改变。例如图 1所示的一种三维存储器，在其衬底1上堆叠有多层栅极层21～22，沟 道结构3贯穿这些栅极层21～22而延伸至衬底中。但是这些沟道结构 3的沟道层31与衬底1之间处于浮动(floating)状态，即被阻挡结构 30隔绝。当三维存储器的沟道结构3如此设计时，想检测沟道结构3 与栅极层21～22之间的漏电更为困难。参考图2，现有的检测方案可 采用亮度电压对比检测(brightvoltage contrast，BVC)沟道结构所对 应的位线触点41～42的方式，进而当第一位线触点41对应的沟道结构 完整无破损漏电时，第一位线触点41呈现为亮端面；第二位线触点 42对应的沟道结构破损、与栅极层之间漏电时，第二位线触点42呈 现暗端面。如图2所示，可以看出有三处位线触点对应的沟道结构有 漏电现象，但是无法得知哪个栅极层与沟道结构之间漏电。而且存储区面积较大，位线触点对探测电子束的响应速度较慢，进而检测耗时较多。

发明内容

第一方面，本申请的实施例提供了一种用于检测三维存储器的结 构缺陷的方法，该方法包括：将三维存储结构的存储区导电层接地， 其中，三维存储结构包括堆叠结构、设置在堆叠结构的存储区块上的 至少一个位线触点、以及覆盖至少一个位线触点并与每个位线触点电 连接的存储区导电层；以及对字线触点进行亮度电压对比检测。

在一个实施方式中，堆叠结构包括间隔设置的栅极层，三维存储 结构包括位于堆叠结构的台阶区块的字线触点和贯穿堆叠结构的沟道 结构，以及其中，方法还包括：响应于字线触点具有暗端面，判断具 有暗端面的字线触点所连接的栅极层与沟道结构的沟道层之间电性连 接；或者响应于字线触点具有亮端面，判断具有亮端面的字线触点所连接的栅极层与沟道结构的沟道层之间电性断路。

在一个实施方式中，该方法包括：形成导电层，包括：在堆叠结 构的台阶区块上形成台阶区导电层；以及在堆叠结构的存储区块上形 成存储区导电层，其中，存储区块上设置有至少一个位线触点，存储 区导电层覆盖至少一个位线触点并与每个位线触点电连接；以及去除 台阶区导电层。

在一个实施方式中，方法还包括：在堆叠结构上形成绝缘填充结 构，并形成贯穿绝缘填充结构的至少一个位线触点；以及在绝缘填充 层上进行形成导电层的步骤。

在一个实施方式中，形成导电层的步骤包括：沉积不定形碳以形 成导电层。

在一个实施方式中，去除台阶区导电层的步骤包括：在存储区导 电层以及台阶区导电层上形成氮氧化硅层；在氮氧化硅层上形成光刻 胶层；在光刻胶层形成覆盖至少一个位线触点的图形；基于图形刻蚀 去除氮氧化硅层的位于台阶区块的部分；以及刻蚀去除台阶区导电层。

在一个实施方式中，形成导电层的步骤包括：沉积钨以形成导电 层。