[发明专利]一种快闪存储器件的制备方法在审
| 申请号： | 202110876380.5 | 申请日： | 2021-07-29 |
| 公开（公告）号： | CN113611599A | 公开（公告）日： | 2021-11-05 |
| 发明（设计）人： | 陈彩云;姚邵康;巨晓华;王奇伟;陈昊瑜 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L27/11524 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 周耀君 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 闪存 器件 制备 方法 | ||
1.一种快闪存储器件的制备方法，其特征在于，包括：
提供衬底，所述衬底具有依次堆叠的浮栅多晶硅层、控制栅多晶硅层和图形化的掩膜层，所述控制栅多晶硅层进行了碳掺杂；以及，
以所述图形化的掩膜层为掩模刻蚀所述控制栅多晶硅层的至少部分厚度，形成沿第一方向延伸的第一开口或形成沿第二方向延伸的第二开口。
2.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，形成所述第一开口之后，还包括：
刻蚀所述浮栅多晶硅层，使得所述第一开口向下延伸并露出所述衬底。
3.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，所述衬底中还具有浅沟槽隔离结构，所述浅沟槽隔离结构定义出所述衬底中的有源区，所述浮栅多晶硅层中具有沿所述第一方向延伸的第三开口，所述第三开口露出所述浅沟槽隔离结构，所述控制栅多晶硅层覆盖所述浮栅多晶硅层并填充所述第三开口；以及，
刻蚀所述控制栅多晶硅层形成所述第二开口时，所述浮栅多晶硅层上的控制栅多晶硅层被完全去除，所述第三开口中的控制栅多晶硅层的至少部分被去除。
4.如权利要求3所述的一种快闪存储器件的制备方法，其特征在于，所述第一方向和所述第二方向垂直。
5.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，采用含碳气体对所述控制栅多晶硅层进行碳掺杂，所述含碳气体的流量为20scmm～400scmm。
6.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，所述浮栅多晶硅层与所述控制栅多晶硅层之间还形成有栅极介质层。
7.如权利要求5所述的一种快闪存储器件的制备方法，其特征在于，所述栅极介质层的厚度为
8.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，所述浮栅多晶硅层的厚度为
9.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，所述控制栅多晶硅层的厚度为
10.如权利要求1所述的一种快闪存储器件的制备方法，其特征在于，所述图形化的掩膜层为氮化硅和TEOS的叠层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110876380.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
