[发明专利]真空沟道晶体管及其制作方法

说明书

本发明提供一种真空沟道晶体管的制作方法，至少包括：在第一硅衬底上形成层叠结构，所述层叠结构包括第一电介质层、多晶硅层和第二电介质层；图形化所述层叠结构以形成包括空腔和沟槽的图形化区域，其中在所述沟槽的底部暴露出第一硅衬底；在所述图形化区域中形成第三电介质的侧壁；在形成有第三电介质侧壁的所述沟槽内定位生长纳米线，所述纳米线自第一硅衬底朝所述空腔延伸并凸入于所述空腔；使所述第二电介质层与第二硅衬底键合。本发明还提供了一种真空沟道晶体管，其包括穿过所述第一电介质层而进入真空空腔的纳米线。所述制作方法可以与现有集成电路的制造工艺相兼容，经由所述制作方法可获得源极与漏极之间距离精确可调的真空晶体管。

技术领域

本发明涉及一种半导体器件结构及其制作方法，特别是涉及一种真空晶体管及其制作方法。

背景技术

随着集成电路制造技术进入5nm技术节点，半导体器件的特征尺寸持续微缩已经迫近尺寸上的物理极限。受限于基于硅的固态器件中的载流子迁移率本质上受到晶格散射或杂质的影响，基于硅的器件不再能够满足在高频或快速响应方面日益增长的需求。与固态器件中的情况相比，真空条件使电子实现弹道运输而不发生碰撞或散射，这样导致更快的载流子运输。

纳米级真空沟道晶体管(NVCT)自首次被提出之后，已经用于实现纳米尺度真空沟道晶体管的机制包括场致发射、肖特基(Schottky)二极管中的二维电子气发射和低维碳材料的热电子发射等。其中，一些低维材料形成的真空晶体管器件，例如Spindt型垂直纳米真空晶体管和全环绕栅纳米真空沟道晶体管，由于具有高驱动电流和辐射免疫的特性而获得了广泛关注。

然而，以上所述的真空晶体管器件的制作工艺复杂，且存在与现有集成电路制造技术难以兼容的问题。因此，为了克服现有技术存在的技术缺陷，需要提供一种新型的真空沟道晶体管及其制作方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种真空沟道晶体管及其制作方法，用于解决现有真空沟道晶体管的制备工艺复杂，与现有集成电路制造技术难以完全兼容等问题。

为实现上述目的及其他相关目的，本发明提供一种真空沟道晶体管的制作方法，所述制作方法包括：在第一硅衬底上形成层叠结构，所述层叠结构包括第一电介质层、多晶硅层和第二电介质层，所述第二电介质层位于所述多晶硅层上；对所述层叠结构进行图形化以形成图形化区域，所述图形化区域包括空腔和位于底部的沟槽，所述图形化区域形成为贯穿所述层叠结构以使得在所述沟槽的底部暴露出所述第一硅衬底；在所述图形化区域中形成第三电介质的侧壁；在形成有第三电介质侧壁的所述沟槽内定位生长纳米线，所述纳米线自所述第一硅衬底朝所述空腔延伸并凸入于所述空腔；在所述空腔一侧使所述第二电介质层与所述第二硅衬底键合以形成内含所述纳米线的SOI衬底；对所述第一硅衬底和所述多晶硅层进行图形化；和分别在图形化的所述第一硅衬底上形成源极接触，在所述第二硅衬底上形成漏极接触，以及在图形化的所述多晶硅层上制作出栅极的栅极接触。

可选地，在所述图形化区域中形成所述第三电介质的侧壁进一步包括以下步骤：在所述层叠结构的表面上和所述图形化区域中沉积所述第三电介质；通过刻蚀工艺去除位于所述层叠结构的表面和所述沟槽的底部的所述第三电介质，以在所述图形化区域的底部暴露出所述第一硅衬底。

可选地，所述第二电介质层是氧化硅和氮化硅中的任一种，或者氧化硅和氮化硅的双层结构。

可选地，所述第一电介质层是氧化硅层，所述第一电介质层设置于所述多晶硅层与所述第一硅衬底之间，使得所述图形化区域的沟槽由所述第一硅衬底与第一电介质的侧壁界定。

可选地，所述沟槽的宽度与所述空腔的宽度相等。

可选地，所述沟槽的宽度小于所述空腔的宽度，使得所述空腔内的所述纳米线与所述第三电介质的侧壁之间形成有间隙。

可选地，所述纳米线是通过外延工艺自所述第一硅衬底生长的硅纳米线、锗纳米线或硅锗纳米线。