[发明专利]压控振荡器及锁相环

说明书

本发明提供一种压控振荡器及锁相环，所述压控振荡器包括控制电压稳定电路、电流提供电路以及环形振荡电路；控制电压稳定电路与压控振荡器的控制电压输入端连接，用于压缩控制电压的变化幅度，输出压缩变化幅度的控制电压信号；电流提供电路与控制电压稳定电路的输出端连接，用于在压缩变化幅度的控制电压信号的控制下，输出相应电流值的电流信号；环形振荡电路与电流提供电路的输出端连接，基于电流控制电路输出的电流信号，输出相应频率的周期信号。通过利用在控制电压稳定电路对控制电压的变化幅度进行稳定调节，使得在极限条件下端控制电压更为收敛，从而使得所产生的周期信号的频率更收敛，进而解决了压控振荡器的噪音及抖动问题。

技术领域

本发明涉及锁相环技术领域，特别涉及一种压控振荡器及锁相环。

背景技术

压控振荡器(Voltage Controlled Oscillator，VCO)，是一个由电压控制的、其振荡频率可调的振荡器，是锁相环电路(Phase Locked Loop，PLL)的核心部分。

在锁相环电路设计中，利用输入合适的控制电压VC给压控振荡器VCO用来震荡出所需要的频率，在这个过程中，控制电压VC的电压和压控振荡器VCO的结构决定了工作状态的好坏，可用VCO-VC曲线及KVCO-VC曲线来具体体现压控振荡器VCO在噪声和抖动性能。1a及图1b为现有的压控振荡器VCO的VCO-VC曲线及KVCO-VC曲线(VCO为压控频率，KVCO为压控增益以压控频率的斜率变化所表示)，其中，在极限条件下(FF代表最快，TT代表典型，SS代表最慢)可以看到VCO的频率随便VC的变化发散而不收敛，并且KVCO值较大而不平缓，这会给锁相环电路引入更多的噪声和抖动。

发明内容

本发明的目的在于提供一种压控振荡器及锁相环，以解决上述压控振荡器的噪音及抖动问题。

为解决上述技术问题，本发明提供一种压控振荡器，包括控制电压稳定电路、电流提供电路以及环形振荡电路；所述控制电压稳定电路与所述压控振荡器的控制电压输入端连接，用于压缩控制电压的变化幅度，输出压缩变化幅度的控制电压信号；所述电流提供电路与所述控制电压稳定电路的输出端连接，用于在所述压缩变化幅度的控制电压信号的控制下，输出相应电流值的电流信号；所述环形振荡电路与所述电流提供电路的输出端连接，基于所述电流控制电路输出的电流信号，输出相应频率的周期信号。

可选的，所述控制电压稳定电路为反向输出的负反馈电路。

可选的，所述控制电压稳定电路包括运算放大器、第一PMOS晶体管及第一电阻；所述运算放大器的反向输入端连接所述压控振荡器的控制电压，所述运算放大器的输出端连接所述第一PMOS晶体管的栅极，并以所述运算放大器的输出为所述控制电压稳定电路的输出；所述第一PMOS晶体管的源极连接电源端，所述第一PMOS晶体管的漏极连接所述运算放大器的正向端；所述第一电阻的一端连接所述第一PMOS晶体管的漏极，所述第一电阻的另一端接地。

可选的，所述运算放大器为轨对轨运算放大器。

可选的，所述环形振荡电路为差分式环形振荡电路。

可选的，所述环形振荡电路包括三个震荡单元，三个所述震荡单元的输出端和输入端首尾依次相接，每个所述震荡单元均包括两个输入端及两个输出端。

可选的，每个所述震荡单元的两个输出端均连接有稳压结构，用于稳定所述振荡单元的输出电压，其中，每个稳压结构包括漏极和栅极短接的NMOS晶体管，所述NMOS晶体管的漏极连接所述震荡单元的输出，所述NMOS晶体管的源极接地，所述NMOS晶体管的栅极作为所述震荡单元的输出。

可选的，所述电流提供电路为电流镜像电路。