[发明专利]自停止性抛光组合物及用于块状氧化物平坦化的方法

说明书

本发明涉及自停止性抛光组合物及用于块状氧化物平坦化的方法。具体地说，本发明提供了包含研磨剂、自停止剂、水性载剂及任选地阳离子型聚合物的化学机械抛光组合物，而且，提供了适用于抛光基板的方法。

本申请是中国发明专利申请(发明名称：自停止性抛光组合物及用于块状氧化物平坦化的方法，申请日：2018年3月23日；申请号：201880025600.X)的分案申请。

背景技术

在集成电路及其它电子器件的制造中，多层的导电、半导电及介电材料沉积于基板表面上或自基板表面移除。随着若干层的材料顺序地沉积于基板上且自该基板移除，该基板的最上部表面可能变为非平面的且要求平坦化。表面的平坦化或表面的“抛光”为其中材料自基板表面移除以形成大体上均匀平坦的表面的过程。平坦化适用于移除不合乎期望的表面构形及表面缺陷，诸如，粗糙表面、团聚材料、晶格损坏、刮痕及被污染的层或材料。平坦化还适用于藉由移除用于填充特征及向后续层级的金属化及处理提供均匀表面的过量沉积材料而在基板上形成特征。

在本领域中已公知用于平坦化或抛光基板表面的组合物及方法。化学机械平坦化或化学机械抛光(CMP)为用于平坦化基板的常用技术。CMP利用称为CMP组合物或更简单地称为抛光组合物(也称作抛光浆料)的化学组合物以用于自基板选择性地移除材料。典型地，藉由使基板表面与饱含抛光组合物的抛光垫(例如抛光布或抛光盘)接触而将抛光组合物施加至基板。典型地，藉由抛光组合物的化学活性和/或悬浮于抛光组合物中或结合到抛光垫(例如固定研磨剂抛光垫)中的研磨剂的机械活性而进一步辅助基板的抛光。

随着集成电路的尺寸减小且芯片上的集成电路的数目增加，构成电路的组件必须更近地安置在一起以便符合典型芯片上可用的有限空间。电路之间的有效隔离对于确保最佳半导体效能而言是重要的。为此，将浅沟槽蚀刻至半导体基板中且用绝缘材料填充以隔离集成电路的有源(作用，active)区域。更具体地说，浅沟槽隔离(STI)是其中在硅基板上形成硅氮化物层、经由蚀刻或光刻形成浅沟槽且沉积介电层以填充沟槽的过程。由于以此方式形成的沟槽的深度改变，典型地，需要在基板顶部上沉积过量的介电材料以确保所有沟槽的完全填充。介电材料(例如硅氧化物)与基板的下伏(underlying)的构形相符。

因此，在已置放介电材料之后，所沉积的介电材料的表面的特征在于藉由介电材料中的沟槽隔开的介电材料的凸起区域的不均匀组合，介电材料的凸起区域及沟槽与下伏表面的相应的凸起区域及沟槽对准。包括凸起介电材料及沟槽的基板表面区域被称为基板的图案化领域，例如，被称为“图案化材料”、“图案化氧化物”或“图案化介电质(dielectric)”。该图案化领域的特征在于“台阶高度”，其为介电材料的凸起区域的高度相对于沟槽高度的差值。

典型地，藉由CMP方法移除过量的介电材料，这另外地提供了平坦表面以供进一步处理。在移除凸起区域的材料的过程中，还将自沟槽移除一定量的材料。该自沟槽的材料移除被称为“沟槽侵蚀”或“沟槽损耗”。沟槽损耗为在藉由消除初始台阶高度来实现图案化介电材料的平坦化时自沟槽移除的材料的量(厚度，例如，以埃为单位)。沟槽损耗按初始沟槽厚度减去最终沟槽厚度来计算。合乎期望地，自沟槽移除材料的速率远低于自凸起区域移除的速率。因此，随着(以相较于自沟槽移除材料更快的速率)移除凸起区域的材料，图案化介电质变为可称为处理基板表面的“毯覆式”区域，例如“毯覆式介电质”或“毯覆式氧化物”的高度平坦化表面。