[发明专利]结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法有效
申请号: | 202110843929.0 | 申请日: | 2021-07-26 |
公开(公告)号: | CN113707708B | 公开(公告)日: | 2023-03-14 |
发明(设计)人: | 段宝兴;杨珞云;杨银堂 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/778;H01L21/335 |
代理公司: | 西安智邦专利商标代理有限公司 61211 | 代理人: | 唐沛 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 积累 增强 algan gan 电子 迁移率 晶体管 及其 制作方法 | ||
1.一种结型积累层增强型AlGaN/GaN高电子迁移率晶体管,包括半导体材料的衬底(1)、GaN层(2)、欧姆源极(3)、AlGaN层(4)、栅极、积累介质层(8)以及欧姆漏极(12);
其特征在于:
所述AlGaN层(4)在GaN层(2)上表面设置,且分为左右两部分,左半部分的AlGaN层(4)左侧连接欧姆源极(3),右半部分的AlGaN层(4)右侧连接欧姆漏极(12);
左半部分的AlGaN层(4)的右侧、右半部分的AlGaN层(4)的左侧、GaN层(2)上表面之间的区域,以及左半部分的AlGaN层(4)的左侧上表面和右半部分的AlGaN层(4)的上表面均设置积累介质层(8);
左半部分的AlGaN层(4)的右侧上表面设置有肖特基栅极(5);
积累介质层(8)的上表面,且位于所述肖特基栅极(5)和欧姆漏极(12)之间的区域设置外延层(9);
外延层(9)左侧端和右侧端分别通过离子注入形成P+区(6)和N+区(10);
外延层(9)的左侧上表面设置外延栅极(7),外延栅极(7)位于P+区(6)上方,外延层(9)的右侧上表面设置外延漏极(11),且外延漏极(11)左边界与外延层N+区(10)存在间隔;
肖特基栅极(5)与外延栅极(7)通过导线连接,整体作为器件的栅极;
欧姆漏极(12)与外延漏极(11)通过导线连接,整体作为器件的漏极;
所述右半部分的AlGaN层(4)的长度为晶体管栅极和漏极之间间距的1/3~2/3,厚度为15~25nm。
2.根据权利要求1所述的结型积累层增强型AlGaN/GaN高电子迁移率晶体管,其特征在于:半导体材料的衬底(1)为硅、蓝宝石或碳化硅。
3.根据权利要求1所述的结型积累层增强型AlGaN/GaN高电子迁移率晶体管,其特征在于:GaN层(2)的掺杂浓度为1×1015cm-3~1×1017cm-3。
4.根据权利要求1所述的结型积累层增强型AlGaN/GaN高电子迁移率晶体管,其特征在于:所述积累介质层(8)的材料为绝缘材料,厚度为0.03-0.1μm。
5.根据权利要求1所述的结型积累层增强型AlGaN/GaN高电子迁移率晶体管,其特征在于:所述外延层(9)采用半导体材料制作,掺杂浓度为1×1015cm-3~1×1017cm-3,厚度为0.1-2μm。
6.根据权利要求1所述的结型积累层增强型AlGaN/GaN高电子迁移率晶体管,其特征在于:所述外延层左端P+区(6)的掺杂浓度为1×1018cm-3~1×1020cm-3,长度为0.5~2μm。
7.根据权利要求1所述的结型积累层增强型AlGaN/GaN高电子迁移率晶体管,其特征在于:所述外延层右端N+区(10)的掺杂浓度为1×1018cm-3~1×1020cm-3,长度为0.2~0.6μm,距离外延漏极(11)的间距为0.2~0.5μm。
8.一种制作权利要求1所述结型积累层增强型AlGaN/GaN高电子迁移率晶体管的方法,包括以下步骤:
步骤1:取半导体材料制备衬底(1);
步骤2:在衬底(1)上生长GaN层(2);
步骤3:在GaN层(2)上通过异质外延形成AlGaN层(4);
步骤4:根据仿真获得器件的最优击穿电压,计算出右半部分AlGaN层(4)的长度,然后通过等离子刻蚀法刻除中部区域的部分AlGaN层(4),从而形成左半部分AlGaN层(4)和右半部分AlGaN层(4);
步骤5:在左半部分AlGaN层(4)右侧上表面形成肖特基栅极(5);
步骤6:在左半部分的AlGaN层(4)的右侧、右半部分的AlGaN层(4)的左侧、GaN层(2)上表面之间的区域,以及左半部分的AlGaN层(4)和右半部分的AlGaN层(4)的上表面生长积累介质层(8);
步骤7:在积累介质层(8)上进一步生长外延层(9),将左半部分AlGaN层(4)上方的以及GaN层(2)最右侧上方的外延层(9)刻除,之后通过离子注入在外延层(9)左侧端和右侧端形成P+区(6)和N+区(10);
步骤8:在外延层(9)上表面对应于P+区(6)的位置淀积金属形成外延栅极(7),同时在外延层最右端上表面淀积金属形成外延漏极(11),在GaN层(2)上表面的最左端和最右端上方淀积金属形成欧姆源极(3)和欧姆漏极(12);
步骤9:将欧姆漏极(12)与外延漏极(11)相连,形成整个器件的漏极;肖特基栅极(5)与外延栅极(7)通过导线连接,形成整个器件的栅极;
步骤10:在器件表面形成钝化层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110843929.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种重复消息处理方法及系统
- 下一篇:一种电源管理装置及供电系统
- 同类专利
- 专利分类