[发明专利]深度均衡模型的硬件计算结构在审
| 申请号： | 202110843722.3 | 申请日： | 2021-07-26 |
| 公开（公告）号： | CN113988255A | 公开（公告）日： | 2022-01-28 |
| 发明（设计）人： | J·柯尔特;K·沃杰乔夫斯基;E·帕帕乔吉欧;S·M·卡什米利 | 申请（专利权）人： | 罗伯特·博世有限公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063;G06N3/08;G11C11/4063 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 毕铮;刘春元 |
| 地址： | 德国斯*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 深度 均衡 模型 硬件 计算 结构 | ||
1.一种动态均衡(DEQ)模型电路，包括：
第一乘法器，其被配置为接收输入，通过第一权重缩放输入，并输出经缩放的输入；
第二乘法器，其被配置为接收根，通过第二权重缩放根，并输出经缩放的根；
求和块，其被配置为组合经缩放的输入、偏置输入和经缩放的根并输出非线性输入；以及
第一非线性函数，其被配置为接收非线性输入并输出根，其中第一权重和第二权重基于神经网络的经训练的DEQ模型。
2.根据权利要求1所述的模型电路，其中所述电路还包括耦合在第一非线性块与第二非线性块之间的采样和保持电路。
3.根据权利要求1所述的模型电路，其中所述电路还包括一个或多个延迟块，其被配置为输出作为一个或多个之前输入和一个或多个之前输出根的函数的当前输出根。
4.根据权利要求1所述的模型电路，其中所述电路还包括第二非线性函数，其被配置为缩放根并输出动态均衡响应。
5.根据权利要求1所述的模型电路，其中输入与权重相乘，所述权重是标量、向量或全张量。
6.根据权利要求1所述的模型电路，其中乘法器被配置为响应于卷积函数或线性运算函数而输出经缩放的输入。
7.根据权利要求1所述的模型电路，其中所述电路还被配置为经由行驱动器、计算结构或一个或多个电组件接收偏置输入。
8.一种动态均衡(DEQ)模型电路，包括：
第一乘法器，其被配置为接收输入，通过第一权重缩放输入，并输出经缩放的输入；
第二乘法器，其被配置为接收根，通过第二权重缩放根，并输出经缩放的根；
求和块，其被配置为组合经缩放的输入和经缩放的根，其中求和块被配置为输出非线性输入；以及
第一非线性函数，其被配置为接收非线性输入并输出根，其中第一权重和第二权重基于神经网络的经训练的DEQ模型。
9.根据权利要求8所述的模型电路，其中第一乘法器和第二乘法器包括晶体管、电感器、电容器或电阻器。
10.根据权利要求8所述的模型电路，其中求和块是包括一个或多个电组件的计算结构。
11.根据权利要求8所述的模型电路，其中第一非线性函数包括晶体管、电感器、电容器、放大器或电阻器。
12.根据权利要求8所述的模型电路，其中输入包括模拟或数字信号。
13.根据权利要求8所述的模型电路，其中输入与权重相乘，所述权重是标量、向量或全张量。
14.根据权利要求8所述的模型电路，其中所述电路还包括被配置为缩放根并输出动态均衡响应的第二非线性函数或第二线性函数。
15. 一种动态均衡(DEQ)模型电路，包括：
计算结构，其被配置为在计算结构的行驱动器处接收输入，并通过第一权重和第二权重缩放输入并输出根，其中缩放是利用一个或多个电组件完成的；以及
输出层，其被配置为接收根，其中输出层还被配置为响应于根和第一非线性函数输出经缩放的根，其中第一权重和第二权重基于神经网络的经训练的DEQ模型，其中输出层包括一个或多个电组件。
16.根据权利要求15所述的模型电路，其中所述模型电路被配置为在计算结构处接收偏置。
17.根据权利要求15所述的模型电路，其中输出层还被配置为响应于输入而输出分类。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于罗伯特·博世有限公司，未经罗伯特·博世有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110843722.3/1.html，转载请声明来源钻瓜专利网。
