[发明专利]一种实现PCIE资源自动分配的电路、方法及存储介质

说明书

本申请涉及实现PCIE资源自动分配的电路、方法及存储介质。电路包括：连接于若干硬盘背板在位指示电路的若干在位采集单元；若干在位采集单元通过总线连接控制单元，控制单元通过总线连接若干切换单元，在位采集单元检测硬盘背板上硬盘的在位信息并通过总线将所述在位信息发送给控制单元，控制单元将相应的在位信息发送给相应的切换单元；切换单元电性连接存储单元，存储单元存储分配策略，切换单元根据在位信息选择分配策略；切换单元上游端口分别电性连接CPU的PCIE输出端口，切换单元的下游端口分别电性连接硬盘背板。本申请能够在连接处理器的硬盘背板缺位时，将处理器的PCIE资源自动分配给在用的硬盘背板，充分利用处理器PCIE资源保证处理器的性能。

技术领域

本申请涉及服务器硬件设计领域，尤其涉及一种实现PCIE资源自动分配的电路、方法及存储介质。

背景技术

随着服务器处理能力的提升，为实现计算、存储功能，服务器中使用了大量的NVME、SATA、SAS硬盘存储设备，大数据量的存储要求服务器的处理器与存储设备之间需要高速通信；在服务器的设计中，CPU与存储设备之间往往采用高速的PCIE总线来进行数据传输。

现有技术中，服务器处理器与存储设备之间PCIE总线设计是固定的。例如：CPU通过带宽X1的PCIE总线分别连接多个NVME硬盘，每个硬盘的速率是Gen1，带宽是X1的，由于CPU与NVME硬盘之间的PCIE总线是固定的，PCIE总线影响数据存储的速率的参数是固定不变的。当客户实际使用时，如果拔掉其中一部分NVME盘，那么剩余的NVME硬盘速率依然是Gen1，带宽依然是X1的，而被拔掉的NVME盘所对应的CPU的PCIE资源在这个时候完全处于闲置的状态，无法重新将CPU的PCIE接口提供给仍在使用的NVME硬盘，造成服务器PCIE资源的浪费。影响服务器处理器与存储设备之间数据传输效率，限制处理器的性能。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供一种实现PCIE资源自动分配的电路、方法及存储介质。

第一方面，本申请提供一种实现PCIE资源自动分配的电路，包括：

电性连接于若干硬盘背板在位指示电路的若干在位采集单元；

若干所述在位采集单元通过总线连接控制单元，所述控制单元通过总线连接若干切换单元，所述在位采集单元检测硬盘背板上硬盘的在位信息并通过总线将所述在位信息发送给所述控制单元，所述控制单元将相应的所述在位信息发送给相应的所述切换单元；

所述切换单元电性连接存储单元，所述存储单元存储所述切换单元的分配策略，所述切换单元根据所述在位信息选择所述分配策略；

所述切换单元上游端口分别电性连接CPU的PCIE输出端口，所述切换单元的下游端口分别电性连接硬盘背板上的硬盘。

更进一步地，所述控制单元为CPLD、BMC以及FPGA中的任意一种。

更进一步地，硬盘背板的硬盘接口未插硬盘时，所述在位指示电路向所述在位采集单元发送第一电平信号；硬盘背板的硬盘接口插接硬盘时，所述在位指示电路向所述在位采集单元发送第二电平信号。

更进一步地，所述切换单元包括逻辑选择电路，所述逻辑选择电路包括第一上游端口、第二上游端口、第一下游端口、第二下游端口、第三下游端口、第四下游端口；所述第一上游端口连接CPU的一个PCIE输出端口，所述第二上游端口连接CPU的另一个PCIE输出端口；所述第一下游端口和第二下游端口分别连接第一硬盘背板的每个硬盘，所述第三下游端口和所述第四下游端口分别连接第二硬盘背板的每个硬盘；

所述逻辑选择电路的使能端口电性连接切换控制模块，所述切换控制模块通过总线连接所述控制单元，所述切换控制模块电性连接所述存储单元。