[发明专利]一种实现PCIE资源自动分配的电路、方法及存储介质

权利要求书

1.一种实现PCIE资源自动分配的电路，其特征在于，包括：

电性连接于若干硬盘背板上在位指示电路的若干在位采集单元（1）；

若干所述在位采集单元（1）通过总线连接控制单元（2），所述控制单元（2）通过总线连接若干切换单元（3），所述在位采集单元（1）检测硬盘背板上硬盘的在位信息并通过总线将所述在位信息发送给所述控制单元（2），所述控制单元（2）将相应的所述在位信息发送给相应的所述切换单元（3）；

所述切换单元（3）电性连接存储单元（4），所述存储单元（4）存储分配策略，所述切换单元（3）根据所述在位信息选择所述分配策略，其中，所述切换单元（3）包括逻辑选择电路（31），所述逻辑选择电路包括第一上游端口、第二上游端口、第一下游端口、第二下游端口、第三下游端口、第四下游端口和使能端口；所述第一上游端口连接CPU的一个PCIE输出端口，所述第二上游端口连接CPU的另一个PCIE输出端口；所述第一下游端口和第二下游端口分别连接第一硬盘背板的每个硬盘，所述第三下游端口和所述第四下游端口分别连接第二硬盘背板的每个硬盘；所述逻辑选择电路（31）的使能端口电性连接切换控制模块（32），所述切换控制模块（32）通过总线连接所述控制单元（2），所述切换控制模块（32）电性连接所述存储单元（4）；所述切换控制模块（32）根据在位信息判断是否需要变更分配策略，所述切换控制模块（32）从所述存储单元（4）相应的存储地址读取相应的分配策略，所述切换控制模块（32）根据所述分配策略向所述逻辑选择电路（31）的使能端口发送相应的使能信号，所述逻辑选择电路（31）根据使能信号实现的切换状态包括：

状态a、所述第一上游端口的高位切换连接所述第一下游端口中的一半针脚，所述第一上游端口的低位切换连接所述第二下游端口中的一半针脚，且第一下游端口中的一半针脚和第二下游端口中一半针脚的组合通过PCIE的LANE数据线分别连接第一硬盘背板的硬盘，所述第二上游端口切换连接所述第三下游端口和所述第四下游端口；所述第二上游端口的高位切换连接所述第三下游端口中的一半针脚，所述第二上游端口的低位切换连接所述第四下游端口中的一半针脚，且第三下游端口中的一半针脚和第四下游端口中一半针脚的组合通过PCIE的LANE数据线分别连接第二硬盘背板的硬盘；

状态b、所述第一上游端口切换连接所述第三下游端口，所述第二上游端口切换连接所述第四下游端口；两个PCIE输出端口为所述第二硬盘背板上的硬盘提供X1带宽的PCIE总线用于CPU与硬盘之间的通信；

状态c、所述第一上游端口切换连接所述第一下游端口，所述第二上游端口切换连接所述第二下游端口；两个PCIE输出端口为所述第一硬盘背板上的硬盘提供X1带宽的PCIE总线用于CPU与硬盘之间的通信。

2.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述控制单元（2）为CPLD、BMC以及FPGA中的任意一种。

3.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，硬盘背板的硬盘接口未插硬盘时，所述在位指示电路向所述在位采集单元（1）发送第一电平信号；硬盘背板的硬盘接口插接硬盘时，所述在位指示电路向所述在位采集单元（1）发送第二电平信号。

4.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述控制单元（2）电性连接每个所述切换单元（3）的复位端口；切换单元向所述控制单元（2）发送复位请求，所述控制单元（2）向相应的切换单元发送复位信号，切换单元复位加载更换的分配策略。

5.根据权利要求1所述实现PCIE资源自动分配的电路，其特征在于，所述控制单元（2）与所述切换单元（3）之间通过I2C总线通信，所述控制单元（2）被配置为I2C主设备，所述切换单元（3）被配置为I2C从设备；所述控制单元（2）与所述在位采集单元（1）之间通过I2C总线通信，所述控制单元（2）被配置为I2C主设备，所述在位采集单元（1）被配置为I2C从设备。