[发明专利]半导体器件形成阵列圆形孔的制备方法

说明书

本发明实施例公开了一种半导体器件形成阵列圆形孔的制备方法，包括：提供一基底，并于基底表面形成堆叠层、掩膜层和第一牺牲层；在第一牺牲层上形成具有呈阵列排布的第一圆形开口的第一光阻层；沿第一圆形开口向下刻蚀第一牺牲层和掩膜层；形成第二牺牲层；在第二牺牲层上形成第二光阻层，第二光阻层上选择性地形成呈阵列排布的第二圆形开口，以使任意一个第二圆形开口位于与其相邻的任意两个第一圆形开口连线的中垂线上；沿第二圆形开口向下刻蚀第二牺牲层和掩膜层，以第一掩膜图案和第二掩膜图案为掩膜向下刻蚀堆叠层，以在堆叠层内形成阵列圆形孔。根据本发明实施例的制备方法，能够形成避免相邻电容孔之间的相互干扰和影响，提高产品良率。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体器件形成阵列圆形孔的制备方法。

背景技术

现有的半导体器件形成阵列分布的圆形孔，如圆形的电容孔时，由于圆形孔排布密集且当孔的直径较小时，无法直接采用光刻曝光出所有的孔，目前通常采用自对准双重成像技术(Self-aligned Double Patterning,SADP)形成电容孔。其一般需要形成两层掩膜图形，这两层掩膜图形均包括间隔排列的沟槽结构，并且从俯视的角度观察，两层掩膜图形相互斜交，然后将这两层掩膜图形转移到目标掩膜层上，以定义出圆形的电容孔图案并制备电容孔，，但是此种方法形成的圆形孔的圆度不够，大多形成为异形孔，例如椭圆形孔，从而导致圆形孔的各处直径不均匀，导致短轴方向的宽度较小，相应的电容大小也会受影响，同时也容易发生电容孔相互之间的短路，影响良率。

发明内容

本发明的目的在于提供一种半导体器件形成阵列圆形孔的制备方法，能够形成圆度更好的圆形孔且能够避免相邻电容孔之间的相互干扰和影响，提高产品良率。

根据本发明实施例的半导体器件形成阵列圆形孔的制备方法，包括：提供一基底，并于所述基底表面形成待图案化的材料层，所述材料层在从下至上的方向上至少包括堆叠层、掩膜层和第一牺牲层；在所述第一牺牲层上形成第一光阻层，并于所述第一光阻层形成呈阵列排布的第一圆形开口；沿所述第一圆形开口向下刻蚀所述第一牺牲层和所述掩膜层，图案化所述掩膜层，形成包括第一掩膜图案的掩膜层；

刻蚀剩余的所述第一牺牲层至暴露所述第一掩膜图案；在所述包括第一掩膜图案的掩膜层上形成第二牺牲层；在所述第二牺牲层上形成第二光阻层，并于所述第二光阻层上选择性地形成呈阵列排布的第二圆形开口，以使任意一个所述第二圆形开口位于与其相邻的任意两个所述第一圆形开口连线的中垂线上；

沿所述第二圆形开口向下刻蚀第二牺牲层和所述包括第一掩膜图案的掩膜层，图案化所述包括第一掩膜图案的掩膜层，形成包括第一掩膜图案和第二掩膜图案的掩膜层；以所述第一掩膜图案和所述第二掩膜图案为掩膜向下刻蚀所述堆叠层，以在所述堆叠层内形成所述阵列圆形孔。

根据本发明的一些实施例，所述制备方法还包括：刻蚀剩余的所述第二牺牲层至暴露所述第一掩膜图案和所述第二掩膜图案；在所述包括第一掩膜图案和第二掩膜图案的掩膜层上形成第三牺牲层；在所述第三牺牲层上形成第三光阻层，并于所述第三光阻层上选择性地形成呈阵列排布的第三圆形开口，以使任意一个所述第三圆形开口位于与其相邻的任意两个所述第一圆形开口连线的中垂线上，还位于与其相邻的任意两个所述第二圆形开口连线的中垂线上；

沿所述第三圆形开口向下刻蚀所述第三牺牲层和所述包括第一掩膜图案和第二掩膜图案的掩膜层，图案化所述包括第一掩膜图案和第二掩膜图案的掩膜层，形成包括第一掩膜图案、第二掩膜图案以及第三掩膜图案的掩膜层；以所述第一掩膜图案、所述第二掩膜图案以及所述第三掩膜图案为掩膜向下刻蚀所述堆叠层，以在所述堆叠层内形成所述阵列圆形孔。