[发明专利]具有结势垒肖特基二极管的宽带隙半导体电子器件

说明书

公开了具有结势垒肖特基二极管的宽带隙半导体电子器件。垂直导电电子功率器件由具有第一导电类型并具有表面的宽带隙半导体的主体形成，并且由漂移区和由该表面限定的多个表面部分形成。该电子器件还由多个具有第二导电类型的第一注入区和多个金属部分形成，该多个第一注入区从表面延伸到漂移区中，该多个金属部分布置在该表面上。每个金属部分与多个表面部分中的相应表面部分肖特基接触，以形成由第一肖特基二极管和第二肖特基二极管形成的多个肖特基二极管，其中，第一肖特基二极管在平衡时具有肖特基势垒，该肖特基势垒的高度不同于第二肖特基二极管的肖特基势垒的高度。

技术领域

本公开涉及一种宽带隙半导体电子器件和对应的制造方法，该电子器件包括具有改进的电特性的JBS(结势垒肖特基)二极管。特别地，下文将参考垂直导电电子功率器件。

背景技术

众所周知，具有宽带隙(例如大于1.1eV)、低通态电阻、高热导率、高工作频率和电荷载流子的高饱和率的半导体材料(诸如碳化硅(SiC)和氮化镓(GaN))，特别对于功率应用(例如在包括在600V与1300V之间的电压下工作或在特定工作条件(例如高温)下工作)而言，允许获得比硅电子器件具有更好性能的电子器件(例如二极管和晶体管)。

具体地，已知从碳化硅晶片获得上述电子器件，碳化硅为其多形体之一，例如3C-SiC、4H-SiC和6H-SiC，这些多形体由上述所列特征区分。

例如，图1示出了已知的碳化硅的JBS二极管1。JBS二极管1通常由多个基本单元(仅示出一个)形成，这些单元彼此相等并且并联布置在同一管芯中；每个基本单元包括肖特基二极管2和一对并联连接在一起的PN二极管3。

JBS二极管1形成在碳化硅(SiC)的主体5中，该主体5由沿着笛卡尔参考系XYZ的第一轴Z彼此相对的第一表面5A和第二表面5B限定，并且该主体5包括衬底7和布置在衬底7的顶部上(例如在其上外延生长)的漂移区9。

衬底7是N型的并且形成主体5的第二表面5B。

漂移区9是N型的，其掺杂水平低于衬底7的掺杂水平，并且形成主体5的第一表面5A。

导电材料(例如镍或硅化镍)的阴极金属化区10在主体5的第二表面5B上延伸并形成JBS二极管1的阴极K。

JBS二极管1还包括多个势垒区12，其中的两个势垒区在图1中可见，基本容纳在漂移区9中。

势垒区12沿着笛卡儿参考系XYZ的第二轴Y彼此间隔一段距离布置，并且每个势垒区都由相应的P型注入区13形成，该P型注入区13从主体5的第一表面5A延伸到漂移区9中。此外，势垒区12沿着笛卡尔参考系XYZ的第三轴X延伸。

势垒区12各自还包括导电材料(例如硅化镍)的相应欧姆接触区14，该欧姆接触区14在相应注入区13上延伸、部分在注入区13内部，并且在图1的横截面中，欧姆接触区14沿第二轴Y的延伸小于或等于相应注入区13的延伸。

注入区13和漂移区9之间的界面各自形成PN二极管3。

JBS二极管1还包括阳极金属化区18，其由诸如钛、镍或钼的金属材料形成，阳极金属化区18在主体5的第一表面5A上延伸，形成JBS二极管1的阳极A。

与漂移区9直接电接触的阳极金属化区18的部分与注入区13一起形成肖特基结(即，半导体-金属结)，每个肖特基结构成相应的肖特基二极管2。

肖特基结各自具有相应的势垒，该势垒在平衡时具有高度Φ₀，该高度Φ₀确定相应肖特基二极管2的导通阈值电压。

在使用时，可以在JBS二极管1的阴极K和阳极A之间施加偏置电压，以获得正向或反向偏置。