[发明专利]存储器系统以及控制方法

说明书

实现能够顺畅地执行来自主机的指令的处理的存储器系统以及控制方法。存储器系统的控制器基于NVMexpress标准执行与主机的通信。存储器系统的控制器在应当从第一提交队列获取指令的情况下，将第一完结队列所含的多个插槽中的空闲插槽的数量作为上限，来决定应当获取的指令的个数。控制器从第一提交队列获取所决定的个数的指令。

相关申请

本申请享受以日本专利申请2020-187076号(申请日：2020年11月10日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及控制非易失性存储器的存储器系统以及控制方法。

背景技术

近年来，具备非易失性存储器的存储器系统被广泛普及。作为这种存储器系统之一，已知有具备NAND型闪存的固态硬盘(SSD)。

作为用于SSD那样的存储器系统与主机之间的通信的逻辑接口用的标准，已知有NVM Express^TM(NVMe^TM)。在NVMe标准的接口中，主机将各指令储存于主机内的任意的提交队列。在NVMe标准的接口中，存储器系统所含的控制器将已完成的指令的状态储存于主机内的完结队列(Completion queue)。

在这种存储器系统中，若由于主机相对于完结队列内的指令完毕(日语：コマンド完了)的处理的延迟，导致完结队列变满，则下一指令完毕无法再储存于完结队列。其结果，存在应当储存于完结队列的几个指令完毕滞留在控制器内的情况。这种指令完毕的滞留可能成为由控制器进行的指令的处理被停止的重要因素。

因此，在存储器系统中，需求用于顺畅地执行来自主机的指令的处理的新的功能的实现。

发明内容

本发明的一实施方式所要解决的课题是提供能够顺畅地执行来自主机的指令的处理的存储器系统以及控制方法。

根据实施方式，存储器系统具备：非易失性存储器；以及控制器，该控制器构成为与非易失性存储器电连接，且控制非易失性存储器，并构成为基于非易失性内存主机控制器接口规范即NVM express标准而执行与主机的通信。控制器在应当从第一提交队列获取指令的情况下，将与第一提交队列建立了关联的第一完结队列所含的多个插槽中的空闲插槽的数量作为上限，来决定应当获取的指令的个数。控制器从第一提交队列获取所决定的个数的指令。

附图说明

图1是表示包含实施方式的存储器系统在内的信息处理系统的构成例的框图。

图2是表示与实施方式的存储器系统连接的主机的存储器内被分配的队列为空的情况下的头指针与尾指针的关系的图。

图3是表示在队列(queue)的插槽(slot)#3～#5储存新的三个队列入口(queueentry)的情况下的尾指针的更新动作的图。

图4是表示在队列的插槽#3内储存的指令或者指令完毕被消耗的情况下的头指针的更新动作的图。

图5是表示队列已满的情况下的头指针与尾指针的关系的图。

图6是表示比较例的指令处理的顺序的图。

图7A是表示比较例的指令处理的第一处理的图。

图7B是表示比较例的指令处理的第二处理的图。

图7C是表示比较例的指令处理的第三处理的图。

图7D是表示比较例的指令处理的第四处理的图。

图7E是表示比较例的指令处理的第五处理的图。

图7F是表示比较例的指令处理的第六处理的图。

图7G是表示比较例的指令处理的第七处理的图。