[发明专利]一种隔断填充单元及多电压域低功耗芯片

说明书

本发明公开了一种隔断填充单元及多电压域低功耗芯片，所述隔断填充单元，包括：依次层叠的衬底层、多晶硅层、扩散层以及金属层；所述扩散层包括N+扩散层以及P+扩散层；所述衬底层被隔断为第一衬底和第二衬底，且所述隔断填充单元布设在隔离单元的左右两侧时，将所述隔离单元的衬底隔离。通过实施本发明实施例，能提高隔离单元设置的灵活性。

技术领域

本发明芯片设计技术领域，尤其涉及一种隔断填充单元及多电压域低功耗芯片。

背景技术

随着芯片集成度越来越高，功能越来越丰富，以及移动市场的切实需求，低功耗的芯片设计，越来越受到推崇。在产品不同应用场景下面，一些场景不经常使用的，则希望关断这些场景的供电以节省电量；一些场景需要工作在高电压下；一些场景需要工作低电压下。这映射到芯片上，就相当于，一些不经常需要工作的模块，那么其不工作时就会被关断电源以降低功耗；一些高性能、高频率的模块需要提供高电压；一些低性能、低频率的模块需要提供低电压。那么此时就需要多电压域低功耗设计来实现了，如图1所示，在多电压域低功耗设计方案中通常包括power gating(电源门控模块)、power gating module(可关断电源模块)、power switch(电源开关)、always on cell(一直有电单元，即一直有有电的标准单元)以及isolation cell(ISO单元即隔离单元)；而芯片设计过程中，在放置ISO单元时，ISO单元时被放置的地方都需要gated power和always on power同时存在并且物理和逻辑连接都要求准确无误，以避免多电源对衬底供电时造成电源短路，导致设计违例，因此工程师经常会把ISO单元时指定一个固定的区域放置，并在此区域中打上两种不同的powerstripe和power rail来连接它们，或者选择由工具以自动绕线的方式将secondary power连接起来。这样使得ISO单元的摆放位置存在很大的局限性，灵活性较低。

发明内容

本发明实施例提供一种隔断填充单元及多电压域低功耗芯片，能提高隔离单元设置的灵活性。

本发明一实施例提供了一种隔断填充单元，包括：依次层叠的衬底层、多晶硅层、扩散层以及金属层；所述扩散层包括N+扩散层以及P+扩散层；所述衬底层被隔断为第一衬底和第二衬底，且所述隔断填充单元布设在隔离单元的左右两侧时，将所述隔离单元的衬底隔离。

进一步的，所述金属层，包括用于VDD供电的金属层，且所述用于VDD供电的金属层被隔断为第一金属层和第二金属层。

进一步的，所述衬底层为N阱衬底。

相对应的，本发明另一实施例提供了一种多电压域低功耗芯片，包括电源门控模块、可关断电源模块、电源开关、保持一直有电的标准单元以及若干隔离单元，其特征在于，每一所述隔离单元的左右两侧均设置有一本发明任意一项所述的隔断填充单元。

通过实施本发明实施例具有如下有益效果：