[发明专利]扇出型封装填埋方法

说明书

本发明涉及芯片封装技术领域，具体公开了一种扇出型封装填埋方法，包括以下步骤：步骤S12：将待封装芯片埋入扇出基板的凹槽内，在所述芯片的上表面、所述芯片的侧面与所述凹槽的侧壁之间的间隙沉积派瑞林介质层；步骤S13：在所述派瑞林介质层上形成金属层；步骤S14：以金属层为掩膜，利用双大马士革镶嵌工艺；依次重复步骤S13‑S14n次，在所述派瑞林介质层内形成n层布线，其中，n≥1，每一层布线均与所述芯片上不同位置处的焊盘或与所述扇出基板不同位置连接。本发明的派瑞林介质层填充缝隙效果好，内部基本不会产生气泡和空腔，并且表面平整度高，工艺稳定性高，工艺兼容性好，也可以降低布线层应力。

技术领域

本发明涉及芯片封装技术领域，具体公开了一种扇出型封装填埋方法。

背景技术

国际半导体技术路线图(ITRS)明确提出未来集成电路技术发展的两个方向：一是More Moore(延续摩尔定律)，二是More than Moore(拓展摩尔定律)。沿着拓展摩尔定律方向发展的技术路线，更关注将多种功能芯片集成在一个系统中。目前，先进封装被认为是下一阶段半导体技术的重要发展方向。随着摩尔定律发展趋缓，通过先进封装技术来满足系统微型化、多功能化成为了集成电路产业发展的新引擎。

其中，扇出型封装是一种典型的三维封装方法，将芯片放置在挖好槽的基底上后，通过再布线层(RDL)进行连接，可以提高器件密度，实现高性能封装互联。

在实现扇出型封装的过程中，填埋是其中的关键环节。通常采用聚酰亚胺(PI)填充芯片与扇出槽间的缝隙，但是聚酰亚胺先天具有劣势，包括：固化时需要300摄氏度左右的高温，工艺兼容性差；固化后由于收缩，缝隙无法完全填充；旋涂时若不抽真空，则内部存在气泡，影响后期工艺稳定性，但抽真空需要复杂工艺等。

发明内容

本发明的主要目的是提供一种扇出型封装填埋方法，旨在解决上述至少一个技术问题。

为实现上述目的，本发明提出了一种扇出型封装填埋方法，包括以下步骤：

步骤S12：将待封装芯片埋入扇出基板的凹槽内，在所述芯片的上表面、所述芯片的侧面与所述凹槽的侧壁之间的间隙沉积派瑞林介质层；

步骤S13：在所述派瑞林介质层上形成金属层；

步骤S14：以金属层为掩膜，利用双大马士革镶嵌工艺；

依次重复步骤S13-S14 n次，在所述派瑞林介质层内形成n层布线，其中，n≥1，每一层布线均与所述芯片上不同位置处的焊盘或与所述扇出基板不同位置连接。

另外，本发明的上述扇出型封装填埋方法还可以具有如下附加的技术特征。

根据本发明的一个实施例，步骤S14包括以下步骤：

在所述金属层表面刻蚀开孔，所述开孔的位置与所述芯片的焊盘位置或所述扇出基板上待连接的位置对应；

以所述金属层为掩膜刻蚀所述派瑞林介质层，且刻蚀深度小于所述派瑞林介质层的厚度；

在所述金属层的表面刻蚀形成布线图形，所述布线图形与所述开孔连通；

以所述金属层为掩膜再次刻蚀所述派瑞林介质层，直至暴露所述开孔位置对应的芯片表面，以在所述派瑞林介质层内形成布线沟槽；

去除所述金属层；

在所述布线沟槽的内表面形成金属种子层，并在所述布线沟槽内填充金属，平坦化处理，形成一层布线。

根据本发明的一个实施例，两次刻蚀所述派瑞林介质层的总深度不小于所述派瑞林介质层的厚度。

根据本发明的一个实施例，所述派瑞林介质层的制备原料为对二甲苯环二体及其氯化物，所述派瑞林介质层的制备方法为真空气相沉积。