[发明专利]晶体管及其形成方法

说明书

薄膜晶体管及其形成方法，薄膜晶体管包括：衬底；字线，设置在衬底上；半导体层，设置在衬底上，半导体层具有源极区域、漏极区域和沟道区域，该沟道区域设置在源极区域和漏极区域之间并且在垂直于衬底的平面的垂直方向上与字线重叠；氢扩散阻挡层，在垂直方向上与沟道区域重叠；栅极介电层，设置在沟道区域和字线之间；以及源电极和漏电极，分别电耦接至源极区域和漏极区域。

技术领域

本申请的实施例涉及晶体管及其形成方法。

背景技术

在半导体工业中，一直希望增加集成电路的面密度。为此，单个晶体管变得越来越小。但是，单个晶体管可以做的更小的速率正在减慢。将外围晶体管从制造的前段制程(FEOL)移至后段制程(BEOL)可能是有利的，因为可以在BEOL中添加功能，同时可以在FEOL中获得宝贵的芯片区域。由氧化物半导体制成的薄膜晶体管(TFT)是用于BEOL集成的有吸引力的选择，因为TFT可以在低温下处理，因此不会损坏先前制造的器件。

然而，这种BEOL晶体管在形成其它BEOL器件期间仍可能受到周围环境中气体的影响。例如，BEOL晶体管可能暴露于周围环境中的等离子体和空气。诸如氢的周围环境气体可能会破坏BEOL晶体管的层并且降低所制造器件的效率。

发明内容

本申请的一些实施例提供了一种晶体管，包括：字线，设置在衬底上；半导体层，设置在所述衬底上，所述半导体层具有源极区域、漏极区域和沟道区域，所述沟道区域设置在所述源极区域和漏极区域之间并且在垂直于所述衬底的平面的垂直方向上与所述字线重叠；氢扩散阻挡膜，在垂直方向上与所述沟道区域重叠；栅极介电层，设置在所述沟道区域和所述字线之间；以及源电极和漏电极，电耦接至所述相应源极区域和漏极区域。

本申请的另一些实施例提供了一种晶体管，包括：字线，设置在衬底上；半导体层，设置在所述衬底上，所述半导体层包括源极区域、漏极区域和沟道区域，所述沟道区域设置在所述源极区域和漏极区域之间并且在垂直于所述衬底的平面的垂直方向上与所述字线重叠；氢扩散阻挡膜，在垂直方向上与所述沟道区域重叠；栅极介电层，设置在所述沟道区域和所述字线之间；源电极和漏电极，电耦接至相应的所述源极区域和所述漏极区域；第一介电层，设置在所述半导体层和所述衬底之间；第二介电层，设置在所述第一介电层上，覆盖所述半导体层和所述氢扩散阻挡膜，其中，所述源极区域和所述漏极区域直接接触所述第二介电层；以及所述沟道区域直接接触所述氢扩散阻挡膜。

本申请的又一些实施例提供了一种形成晶体管的方法，包括：在衬底上沉积第一介电层；在所述第一介电层上形成半导体层；在所述半导体层的沟道区域上形成氢扩散阻挡膜；在所述半导体层和所述氢扩散阻挡膜上沉积第二介电层；以及实施热退火工艺以将氢扩散至所述半导体层中，以在所述沟道区域的相对侧上形成源极区域和漏极区域。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的实施例的在形成TFT的阵列之前的第一示例性结构的垂直截面图。

图1B是根据本发明的实施例的在形成BEOL晶体管期间的第一示例性结构的垂直截面图。

图1C是根据本发明的实施例的在形成上层级金属互连结构之后的第一示例性结构的垂直截面图。

图2A是根据本发明的各个实施例的在衬底上方沉积第一介电层之后的TFT的中间结构的平面图。

图2B是根据本发明的各个实施例的沿图2A的线A-A’截取的垂直截面图。

图3A是根据本发明的各个实施例的在第一介电层中形成字线沟槽之后的TFT的中间结构的平面图。

图3B是根据本发明的各个实施例的沿图3A的线A-A’截取的垂直截面图。