[发明专利]一种存储器的纠错方法、纠错装置和数据刷新方法

说明书

本申请实施例提供了一种存储器的纠错方法及装置，确定阈值电压分布态的初始电压位置，确定所述阈值电压分布态的左移电压位置；根据所述阈值电压分布态的初始电压位置和左移电压位置，删除所述阈值电压分布态的至少一个分布态，以增大所述阈值电压分布态之间的电压间隔。由此可见，本申请实施例中通过确定阈值电压分布态的初始电压位置和左移电压位置，能够确定存储器是否发生了数据保持错误，当发生数据保持错误之后，删除阈值电压分布态的至少一个分布态，增大阈值电压分布态之间的电压间隔，以便降低数据保持错误，因此延长了存储单元的数据保持时间。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种存储器的纠错方法和装置以及一种存储器的数据刷新方法。

背景技术

半导体存储器件的特点可为易失性的或非易失性的，尽管易失性半导体存储器件可以高速执行读取操作和写入操作，但是在断电状态下存储在易失性半导体存储器件中的内容会丢失。相反，非易失性半导体存储器件的特点是无论是否加电均保留存储的内容。闪存器件(Flash memory)是典型的非易失性半导体存储器件的示例，闪存器件可以被广泛地用作数据存储介质。

随着对大容量存储装置的需求增大，正在广泛的使用每单元存储多比特的多级单元存储器件或多比特存储器件。在采用多级单元的存储器件中，可以在浮栅或电荷俘获层中注入不同数量的电子可以得到不同的阈值电压，从而表示不同的逻辑态，以多层单元(Multi-Level Cell，MLC)NAND Flash为例，在读取数据时，通过在栅极施加3个不同的读取电压，来区分四个逻辑态。

然而存储单元的阈值电压通常随着存储器件的特性、时间的流逝和/或外围温度而变化，例如浮栅或电荷俘获层中的电子会随着时间的增加逐渐流失，使存储单元的阈值电压减小，当存储单元的阈值电压从高于相对应的读取电压减小到低于相对应的读取电压的电压，将会导致存储单元产生读取错误，称为数据保持错误(data retention error)，数据保持错误会随着存储时间的增加逐渐增多。差错控制编码(Error Correcting Code，ECC)可以纠正读出数据的错误，是保证写入数据和读出数据的一致性，提高存储系统可靠性的重要手段。但ECC也有一定的纠错范围，如果读出数据的原始误码率较高，将会超出差错控制编码的纠错能力，无法正确的恢复出写入的数据。

参考图1所示，为目前一种数据存储示意图，横坐标为阈值电压(threholdvoltage)，纵坐标为存储单元的数量，图中以E、P1、P2、P3态为例进行说明，实线表示数据写入到闪存中的零时刻存储单元的阈值电压所形成的初始阈值电压分布态，虚线表示经过一段存储时间后闪存的阈值电压分布态，从图中可以看出，经过一段存储时间后，由于存储单元所保持的电荷泄漏，导致闪存的阈值电压分布态向阈值电压较小的一侧偏移，即分布态左移，如果这时候使用数据写入零时刻所使用的读电压Vread1、Vread2、Vread3对闪存进行读操作，将会导致读出数据的误码率较高。很有可能无法通过ECC校验，无法得到正确的存储数据。

数据保持错误是NAND Flash数据错误中最主要的成分，对NAND Flash可靠性影响最大，数据存储后最终能够被正确读出时所对应的最长存储时间成为数据保持(dataretention)时间，如何延长data retention时间，降低数据保持错误，是本领域重要的研究方向。

发明内容

有鉴于此，本申请的目的在于提供一种存储器的纠错方法及装置，能够延长数据保持时间，降低数据保持错误。

为实现上述目的，本申请有如下技术方案：

一种存储器的纠错方法，包括：

确定阈值电压分布态的初始电压位置，所述阈值电压分布态的初始电压位置是数据在零时刻写入到所述存储器的存储单元中的阈值电压所形成的；

确定所述阈值电压分布态的左移电压位置，所述阈值电压分布态的左移电压位置为经过一段存储时间后所述存储器的存储单元中的阈值电压向电压变小的方向偏移所形成的；