[发明专利]屏蔽栅沟槽功率器件的制造方法在审

专利信息
申请号: 202110672190.1 申请日: 2021-06-17
公开(公告)号: CN113410291A 公开(公告)日: 2021-09-17
发明(设计)人: 惠亚妮;李秀然;薛华瑞 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L29/423 分类号: H01L29/423;H01L29/40;H01L29/06;H01L21/336
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 周耀君
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 屏蔽 沟槽 功率 器件 制造 方法
【权利要求书】:

1.一种屏蔽栅沟槽功率器件的制造方法,其特征在于,包括:

提供一衬底,所述衬底的表面形成有外延层,所述外延层中形成有若干沟槽,所述沟槽的侧壁与所述衬底的表面的角度为87°~93°,所述外延层的厚度为3微米~9微米,且所述外延层的体电阻为0.01欧姆每厘米~0.2欧姆每厘米;

形成第一介质层,所述第一介质层覆盖所述沟槽的内壁及所述衬底的表面,其中,至少部分所述第一介质层利用湿氧氧化工艺形成;

形成第一导电层,所述第一导电层填充所述沟槽,蚀刻部分所述第一导电层以剩余的第一导电层形成屏蔽栅;

形成第二介质层及第一栅氧层,所述第二介质层覆盖所述屏蔽栅,所述第一栅氧层覆盖所述沟槽的侧壁以及所述第二介质层;

形成第二栅氧层,所述第二栅氧层覆盖所述第一栅氧层的内壁,且其底部拐角的形状为圆弧形;以及,

于所述沟槽中形成栅极。

2.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,所述屏蔽栅沟槽功率器件为屏蔽栅沟槽MOSFET功率器件。

3.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,所述沟槽的侧壁与所述衬底的表面的角度为87°~90°。

4.根据权利要求3所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,所述沟槽采用深沟槽蚀刻工艺形成。

5.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,所述外延层为单层外延层,所述单层外延层的厚度为3微米~7微米,且体电阻为0.05欧姆每厘米~0.15欧姆每厘米。

6.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,所述外延层为双层外延层,包括相接的第一外延层以及第二外延层,所述第一外延层远离所述衬底的表面,且厚度为1mm~4mm,体电阻为0.01欧姆每厘米~0.1欧姆每厘米,所述第二外延层靠近所述衬底的表面,且厚度为2mm~5mm,体电阻为0.1欧姆每厘米~0.2欧姆每厘米。

7.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,执行湿氧氧化工艺形成部分厚度的第一介质层,再利用CVD法形成剩余厚度的第一介质层。

8.根据权利要求1所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,所述第二介质层的形成方法:

形成第二介质层,填充所述沟槽;以及,

回蚀刻所述第二介质层,去除设定深度的第二介质层及第一介质层,以部分暴露所述沟槽的侧壁。

9.根据权利要求8所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,采用干氧氧化工艺形成所述第一栅氧层。

10.根据权利要求9所述的屏蔽栅沟槽功率器件的制造方法,其特征在于,采用PECVD法形成第二栅氧层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110672190.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top