[发明专利]一种铬硅系薄膜电阻及其制备方法

说明书

本发明属于薄膜电阻制备技术领域，公开了一种铬硅系薄膜电阻及其制备方法，包括以下步骤：在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层，再沉积钛钨层；使用化学气相沉积法在钛钨层上沉积二氧化硅层，作为硬掩膜；在硬掩膜上完成电阻图形的制备；对二氧化硅层进行刻蚀，形成硬掩膜窗口；使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；对铬硅电阻层进行干法预刻蚀；使用湿法化学腐蚀法对铬硅电阻层进行腐蚀，得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题，使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题，可有效控制电阻图形的宽度、长度，提高电阻的精度。

技术领域

本发明属于薄膜电阻制备技术领域，特别涉及一种铬硅系薄膜电阻及其制备方法。

背景技术

随着半导体集成电路的不断进步和发展，不同的扩散电阻和注入电阻无法满足实际的产品需求，高精度薄膜电阻在模拟集成电路的需求进一步提高。金属薄膜电阻相对于扩散和注入电阻具有更低的温度系数、较小的寄生参量和较宽范围的薄层电阻值，电阻精度较高。

目前在模拟集成电路中对于铬硅系电阻(Cr-Si)10μm以下的宽度尚无成熟有效的制作方法。

发明内容

本发明的目的在于提供一种铬硅系薄膜电阻及其制备方法，解决了现有技术中10μm以下宽度铬硅系电阻(Cr-Si)无法制备的问题。

本发明是通过以下技术方案来实现：

一种铬硅系薄膜电阻的制备方法，包括以下步骤：

S1、在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；

S2、使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层，再沉积钛钨层；

S3、使用化学气相沉积法在钛钨层上沉积二氧化硅层，作为硬掩膜；

S4、在硬掩膜上完成电阻图形的制备；

S5、对二氧化硅层进行刻蚀，形成硬掩膜窗口；

S6、使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；

S7、对铬硅电阻层进行干法预刻蚀；

S8、使用湿法化学腐蚀法对铬硅电阻层进行腐蚀，得到所述铬硅系薄膜电阻。

进一步，在S8后，对铬硅系薄膜电阻进行后处理，具体包括以下步骤：

(1)通过干法去胶工艺去除表层二氧化硅绝缘层上的光刻胶；

(2)采用湿法有机清洗，对残留光刻胶及S7中干法预刻蚀产生的聚合物进行去除。

进一步，S8中，湿法化学腐蚀法采用的溶液为硝酸、氢氟酸和水的混合液。

进一步，强氧化溶剂的温度为30℃～80℃。

进一步，二氧化硅绝缘层的厚度为1～2μm。

进一步，铬硅电阻层的厚度为

进一步，钛钨层的厚度为

进一步，化学气相沉积法采用等离子体化学气相淀积法，射频功率在300W～2000W，温度在350℃～500℃。

进一步，物理气相沉积法具体为：功率源采用直流源、中频源或射频源，功率控制在100～2000W。

本发明还公安颗粒所述制备方法制备得到的铬硅系薄膜电阻，包括自下而上设置的衬底、二氧化硅绝缘层、铬硅电阻层、钛钨层和硬掩膜；所述铬硅系薄膜电阻的宽度为5～8um。

与现有技术相比，本发明具有以下有益的技术效果：