[发明专利]一种数据调度系统、可重构处理器及数据调度方法

说明书

本发明公开一种数据调度系统、可重构处理器及数据调度方法，数据调度系统包括第一FIFO、第一写指针控制模块、第二FIFO、第二写指针控制模块、读指针控制模块、空状态判断控制模块和满状态判断控制模块；每当待处理数据由第一FIFO传输至可重构阵列时，第一写指针控制模块预先分配第一写缓存地址；每当可重构阵列向第二FIFO写入处理结果时，第二写指针控制模块分配第二写缓存地址；每当第二FIFO内缓存的处理结果被系统总线读取时，读指针控制模块分配读缓存地址；空状态判断控制模块根据第二写缓存地址与读缓存地址确定第二FIFO的空状态；满状态判断控制模块根据第一写缓存地址与读缓存地址确定第二FIFO的满状态。

技术领域

本发明涉及集成电路的技术领域，尤其涉及一种用于可重构计算的数据调度系统、可重构处理器及数据调度方法。

背景技术

随着人工智能、大数据、云计算、5G通信等应用的迅速兴起，其带来的更加密集的数据和更加密集的运算，这就提出了对芯片计算能力的挑战。粗粒度可重构处理器架构以其低能耗、高性能和高能效和灵活动态可重构的特性，正得到越来越多的关注。粗粒度可重构计算架构是一种综合了通用处理器的灵活性和专用集成电路的高性能计算架构，非常适用于对于数据和计算密集型等并行度非常高的应用的处理。

在粗粒度的可重构体系结构中，可重构阵列包括功能完整的计算单元，如加减法器、乘法器、除法器、开方器、三角函数计算器等。为了保证可重构处理器较高的时钟频率与计算效率，这些计算单元大都采用流水化设计。由于要实现的计算复杂度不同，不同计算单元的计算流水深度往往不同。可重构阵列中不同流水深度的计算单元，重构为不同的计算通路后，仍然要保证可重构阵列的数据处理整体流水化，以充分发挥可重构处理器的运算性能。

可重构阵列根据不同的应用需求，灵活的改变自身的计算单元通路结构，从而可重构阵列总的流水深度，也根据不同应用动态调整。在可重构阵列动态调整流水深度的前提下，经过可重构阵列的计算处理后，可重构阵列处理输出的一帧或多帧的数据在写入存储器时，可能会因为没有足够的缓存空间而容易丢失。

发明内容

针对以上问题，本发明提供了一种用于可重构计算的数据调度系统、可重构处理器及数据调度方法。针对可重构阵列的总流水深度动态调整的特点，对向系统总线传输数据的FIFO采用双写地址指针控制方法，保证这个FIFO不发生溢出或读空的状态。具体的技术方案如下：

一种数据调度系统，数据调度系统用于与其外部的可重构阵列进行数据传输，数据调度系统还用于与其外部的系统总线进行数据传输；数据调度系统包括第一FIFO、第一写指针控制模块、第二FIFO、第二写指针控制模块、读指针控制模块、空状态判断控制模块和满状态判断控制模块；第一写指针控制模块，用于每当一个待处理数据由第一FIFO传输至可重构阵列时，利用地址指针递增的方式，在第二FIFO内为同一个待处理数据经可重构阵列处理输出的处理结果预先分配一个第一写缓存地址；第二写指针控制模块，用于每当可重构阵列向第二FIFO写入一个处理结果时，利用地址指针递增的方式，在第二FIFO内为可重构阵列当前输出的处理结果分配一个第二写缓存地址；读指针控制模块，用于每当第二FIFO内缓存的一个处理结果被系统总线读取时，利用地址指针递增的方式，在第二FIFO内为待读取的处理结果分配一个读缓存地址；空状态判断控制模块，用于根据第二写缓存地址与读缓存地址的地址值关系确定第二FIFO的空状态，再在判断到第二FIFO为空状态时，触发所述读指针控制模块控制所述第二FIFO不被所述系统总线读取数据，以控制第二FIFO不发生读空；满状态判断控制模块，用于根据第一写缓存地址与读缓存地址的地址值关系确定第二FIFO的满状态，再在判断到第二FIFO为满状态时，触发所述第一写指针控制模块控制所述第一FIFO不向所述可重构阵列写入待处理数据，以控制第二FIFO不发生溢出。