[发明专利]一种数据读写方法和混合型存储器

权利要求书

1.一种混合型存储器，其特征在于，所述混合型存储器包括存储控制器、易失性存储介质和非易失性存储介质；所述易失性存储介质的物理地址段与所述非易失性存储介质的物理地址段不同；

所述存储控制器用于从处理器接收读/写指令，所述读/写指令中携带第一地址；

若所述第一地址对应所述易失型存储介质的存储空间，所述存储控制器用于将数据写入所述易失型存储介质的存储空间或者从所述易失型存储介质的存储空间读取数据；

若所述第一地址对应所述非易失型存储介质的存储空间，所述存储控制器用于将数据写入所述非易失型存储介质的存储空间或者从所述非易失型存储介质的存储空间读取数据。

2.一种混合型存储器，其特征在于，所述混合型存储器包括存储控制器、易失性存储介质和非易失性存储介质；所述易失性存储介质的物理地址段与所述非易失性存储介质的物理地址段相同；

所述存储控制器从处理器接收读/写指令，所述读/写指令中携带第一地址；

若所述处理器的主频大于所述非易失型存储介质的最高读写频率，所述存储控制器用于将数据写入所述易失型存储介质的存储空间或者从所述易失型存储介质的存储空间读取数据；

若所述处理器的主频小于或等于所述非易失型存储介质的最高读写频率，所述存储控制器用于将数据写入所述非易失型存储介质的存储空间或者从所述非易失型存储介质的存储空间读取数据。

3.一种混合型存储器，其特征在于，

所述混合型存储器包括存储控制器、易失性存储介质和非易失性存储介质；所述易失性存储介质的物理地址段与所述非易失性存储介质的物理地址段部分相同；

所述存储控制器从处理器接收读/写指令，所述读/写指令中携带第一地址；

在所述第一地址同时对应所述非易失性存储介质和所述易失性存储介质的存储空间的情况下，若所述处理器的主频大于所述非易失型存储介质的最高读写频率，所述存储控制器用于将数据写入所述易失型存储介质的存储空间或者从所述易失型存储介质的存储空间读取数据；若所述处理器的主频小于或等于所述非易失型存储介质的最高读写频率，所述存储控制器用于将数据写入所述非易失型存储介质的存储空间或者从所述非易失型存储介质的存储空间读取数据；

在所述第一地址对应所述非易失性存储介质或所述易失性存储介质的存储空间的情况下，若所述第一地址对应所述易失型存储介质的存储空间，所述存储控制器用于将数据写入所述易失型存储介质的存储空间或者从易失型存储介质的存储空间读取数据；若所述第一地址对应所述非易失型存储介质的存储空间，所述存储控制器用于将数据写入所述非易失型存储介质的存储空间或者从非易失型存储介质的存储空间读取数据。

4.根据权利要求2或3所述的混合型存储器，其特征在于，

若所述处理器的主频大于所述非易失型存储介质的最高读写频率，所述存储控制器还用于将写入所述易失型存储介质的存储空间的数据写入所述非易失型存储介质的存储空间；

若所述处理器的主频小于或等于所述非易失型存储介质的最高读写频率，所述存储控制器还用于将写入所述非易失型存储介质的存储空间的数据写入所述易失型存储介质的存储空间。

5.根据权利要求1-4任一项所述的混合型存储器，其特征在于，所述混合型存储器还包括总线、基板、封装外壳和总线接口中的至少一项；

其中，所述存储控制器、所述易失型存储介质和所述非易失型存储介质集成在所述基板上，所述易失型存储介质和所述非易失型存储介质之间通过所述总线连接，所述存储控制器、所述易失型存储介质和所述非易失型存储介质、所述总线以及所述基板封装在所述封装外壳内部，所述封装外壳006对外呈现所述总线接口，所述总线接口用于与处理器连接。