[发明专利]半导体器件制造方法

说明书

本发明涉及半导体器件制造方法。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。

本申请是申请日为2019年6月11日、中国申请号为201910501356.6的专利申请的分案申请。

相关申请的交叉引用

本申请要求于2018年6月13日提交的日本专利申请No.JP2018-112750的优先权，将所述日本专利申请的全部内容通过引用并入本文。

发明领域

本公开涉及半导体器件制造方法和半导体器件。

发明背景

日本未审专利公报No.2016-103646公开了一种由氮化物半导体形成的高电子迁移率晶体管(HEMT)。所述HEMT包含在氮化物半导体层上形成的源电极、漏电极和栅电极。氮化物半导体层被由含有硅氧化物、硅氮化物和硅氮氧化物之一的材料形成的绝缘膜覆盖。栅电极经由在绝缘膜中形成的开口与氮化物半导体层接触。栅电极具有与氮化物半导体层接触的Ni层、以及设置在Ni层上的Au层。

日本未审专利公报No.2013-529384公开了一种半导体器件，其包含宽带隙半导体层和设置在所述半导体层上的作为栅极的肖特基(Schottky)电极。肖特基电极包含与半导体层接触的氧化镍层。

在半导体器件中，在半导体层上设置与该半导体层接触的肖特基电极。例如，在诸如HEMT的晶体管中，肖特基电极用作栅极。有时，为了增大在肖特基电极与半导体层(特别是氮化物半导体层)之间形成的肖特基势垒，肖特基电极在与该半导体层接触的层中具有Ni。这是因为，在具有低反应性的高功函数金属中，Ni具有相对令人满意的与基底的密合性，并能够形成大的肖特基势垒。此外，在Ni层上，设置有厚的Au层。Au是化学稳定的并且表现出大的电导率(2.3μΩcm)，因此能够降低肖特基电极的电阻值。

然而，半导体器件在其制造工艺的过程中可能露出于高温(例如300℃以上)。当半导体器件露出于高温时，Ni逐渐从Ni层扩散到Au层，并到达Au层的表面。在许多情况下，在肖特基电极周围，设置有含Si的绝缘膜(例如，SiN膜)。到达Au层表面的Ni在绝缘膜内扩散。在这种情况下，Ni与绝缘膜的Si键合以形成镍硅化物。结果，绝缘膜的绝缘性劣化。当绝缘膜的绝缘性劣化时，半导体器件的耐压性能劣化。此外，在肖特基电极为晶体管的栅电极的情况下，栅漏电极倾向于增大。在半导体器件的正常操作期间，该Ni在绝缘膜内的扩散和镍硅化物的形成也在进行。

发明内容

根据本公开的一种实施方式，提供了一种半导体器件制造方法，所述方法包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对所述电极进行热处理以在所述Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与所述Ni氧化膜接触并且含有Si的绝缘膜。

根据一种实施方式，提供了一种半导体器件，其包含：半导体层；电极，所述电极包含Ni层和Au层，所述Ni层与所述半导体层接触，所述Au层设置在所述Ni层上，并且在所述Au层的至少一部分表面处包含Ni氧化膜；以及绝缘膜，所述绝缘膜与所述Ni氧化膜接触并且含有Si。

附图简述

通过参考附图对本发明优选实施方式的以下详细描述，将更好地理解前述和其它的目的、方面和优点，其中：

图1是作为半导体器件的例子示出的高电子迁移率晶体管(HEMT)的结构的剖视图；

图2是显示栅电极的放大剖视图；

图3A至3C是显示HEMT制造方法的步骤的剖视图；