[发明专利]一种非易失型存储器擦除方法、装置、存储介质和终端

说明书

本发明公开了一种非易失型存储器擦除方法、装置、存储介质和终端，在NOR FLASH进行擦除操作初始阶段，对进行擦除操作flash cell施加第一衬底正高压爬升值进行擦除操作，对与该flash cell对应位线施加第一过擦除检测电压进行过擦除检测，flash cell的Vt不低于0V，第一过擦除检测电压采用粗衬底正高压台阶，这就解决传统NOR flash因为要避免过擦除而牺牲擦除操出速度性能的问题；当检测到出现过擦除的flash cell，将flash cell衬底正高压爬升值变成细衬底正高压爬升值，对应位线过擦除检测电压也随之降低，在降低过擦除发生概率的同时保证字线电荷泵的面积能大幅度减小。

技术领域

本发明涉及非易失型存储技术领域，尤其涉及的是一种非易失型存储器擦除方法、装置、存储介质和终端。

背景技术

当今业界NOR FLASH进行擦除操作时都会碰到的棘手问题是：flash cell被过擦除导致字线漏电产生进而影响其他不在擦除区域的flash cell的正常功能，擦除flashcell的电压偏置如图1所示。

针对上述问题，现有的一般解决方法是:

在擦除过程中用很小的衬底正高压的爬升台阶和控制每个擦除操作的时间来避免过擦除产生，如图3所示，但是减小爬升台阶带来的弊端是擦除操作的时间会变得很长,特别flash cell经过反复擦写后擦除操作本来就会变慢。

其次，在每次擦除操作动作之后,会把所有公用衬底的flash cell位线全部偏置到一个接近0V的低电压上做字线电流检测（在这里我们将这个动作叫做过擦除检测）,一旦字线电流过大，证明有过擦出发生，那么后续会将全部位线偏置到一个较高电压上进行写操作，目的是将发生过擦除flash cell的阈值抬升，使其脱离过擦除状态（在这里我们将这个动作叫做过擦除纠正）。但是，这样做的弊端是: 过擦除纠正实际上是一个写操作，其要消耗字线上的电流，又因为flash cell一次性擦除可能是很大区域的cell(即包括很多位线个数),那么可能发生过擦除的flash cell的个数将大大增加(如图2中灰色区域中的虚线框所示)，也就意味着会消耗很大的字线电流；因为在过擦除纠正动作中字线上的电流由字线电荷泵提供，这样就需要非常大面积的电荷泵来提供这个非常大的字线电流，这样对芯片成本不利。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种非易失型存储器擦除方法、装置、存储介质和终端，可以降低NOR FLASH过擦除的发生概率，保证擦除的速度性能。

本发明的技术方案如下：一种非易失型存储器擦除方法，其中，包括以下过程：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作，对与该flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，所述flash cell的阈值电压不低于0V；在整个擦除操作过程中，所述第一衬底正高压爬升值为施加到需要进行擦除操作的flash cell上的最大衬底正高压爬升值。

所述的非易失型存储器擦除方法，其中，具体包括以下步骤：

s11：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作；

s12：对与所述flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，若通过则跳转至s13，若失败则跳转至s21，其中所述flash cell的阈值电压不低于0V；

s13：对所述flash cell进行擦除操作检测，若通过则跳转至s3，若失败则跳转至s11；

s21：对与所述flash cell对应的位线施加第二过擦除检测电压进行过擦除检测，若通过则跳转至s23，若失败则跳转至s22；

s22：对所述flash cell进行过擦除纠正，并跳转至s21；