[发明专利]半导体器件的制备方法

说明书

该发明公开了一种半导体器件的制备方法，包括：提供衬底；于衬底表面形成堆叠层，堆叠层包括第一类型区域和第二类型区域，第一类型区域和第二类型区域相邻设置；于第一类型区域的表面形成掩膜层；于掩膜层的侧壁形成遮挡层，遮挡层遮挡部分第二类型区域的表面；以掩膜层和遮挡层为掩膜刻蚀第二类型区域，遮挡层遮挡的第二类型区域形成有侧向侵蚀，遮挡层的宽度大于第二类型区域的侧向侵蚀的最大宽度；去除遮挡层以暴露其遮挡的部分第二类型区域；去除暴露的部分第二类型区域以使第一类型区域的侧壁垂直平齐，根据本发明实施例的半导体器件的制备方法能够减小刻蚀处理过程中对相邻侧壁的过刻蚀影响，提高产品性能和良率。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体器件的制备方法。

背景技术

现有技术的半导体器件的制备过程，如高K金属栅极(high K metal gate，简称HKMG)技术是半导体领域的重要技术，在HKMG的制备工艺中，在衬底以及其上的堆叠结构用于形成不同的类型区域，如用于制备PMOS和NMOS，而在对不同的类型区域进行刻蚀处理时，相邻类型区域的侧壁存在过刻蚀现象而影响半导体的良率。

发明内容

本发明的目的在于提供一种半导体器件的制备方法，能够减小刻蚀处理过程中对相邻侧壁的过刻蚀影响，提高产品性能和良率。

根据本发明实施例的半导体器件的制备方法，包括：提供衬底；于所述衬底表面形成堆叠层，所述堆叠层包括第一类型区域和第二类型区域，所述第一类型区域和所述第二类型区域相邻设置；于所述第一类型区域的表面形成掩膜层；于所述掩膜层的侧壁形成遮挡层，所述遮挡层遮挡部分所述第二类型区域的表面；以所述掩膜层和所述遮挡层为掩膜刻蚀所述第二类型区域，所述遮挡层遮挡的所述第二类型区域形成有侧向侵蚀，所述遮挡层的宽度大于所述第二类型区域的侧向侵蚀的最大宽度；去除所述遮挡层以暴露其遮挡的部分所述第二类型区域；去除所述暴露的部分所述第二类型区域以使所述第一类型区域的侧壁垂直平齐。

根据本发明的一些实施例，所述遮挡层的宽度为0.1nm-20nm。

根据本发明的一些实施例，在于所述第一类型区域的表面形成掩膜层的在步骤中，所述掩膜层包括光刻胶层。

根据本发明的一些实施例，所述掩膜层包括光刻胶层和抗反射层，于所述第一类型区域的表面形成掩膜层的步骤包括：于所述第一类型区域的表面形成抗反射层；于所述抗反射层表面形成光刻胶层，所述遮挡层形成在所述抗反射层和所述光刻胶层的侧壁上。

根据本发明的一些实施例，在于所述掩膜层的侧壁形成遮挡层的步骤中，包括：于所述掩膜层的表面和侧壁以及所述第二类型区域的表面形成初始遮挡层；去除位于所述掩膜层表面和所述第二类型区域表面的部分所述初始遮挡层，保留位于所述掩膜层的侧壁上的所述初始遮挡层以形成所述遮挡层。

可选地，在于所述掩膜层的表面和侧壁以及所述第二类型区域的表面形成初始遮挡层的步骤中，采用原子层沉积法沉积形成所述初始遮挡层。

根据本发明的一些实施例，所述遮挡层包括二氧化硅层。

根据本发明的一些实施例，在去除所述暴露的部分所述第二类型区域以使所述第一类型区域的侧壁垂直平齐的步骤中采用干法刻蚀去除所述暴露的部分所述第二类型区域。

可选地，在所述干法刻蚀工艺中采用氟化氢、氮气、氯气、氩气等气体的一种或多种形成的组合气体对所述暴露的部分所述第二类型区域进行刻蚀，所述刻蚀时间为10s-60s。

根据本发明的一些实施例，所述堆叠层包括层叠设置的绝缘层和栅极层；形成所述堆叠层的步骤包括：于所述衬底表面形成所述绝缘层；于所述绝缘层的表面形成所述栅极层。

可选地，所述绝缘层包括层叠设置的第一绝缘层和第二绝缘层，所述第一绝缘层形成在所述衬底表面，所述第二绝缘层形成在所述第一绝缘层表面，所述第一绝缘层为含硅的氮氧化物层或氧化物层，所述第二绝缘层为高K材料层。