[发明专利]远程更新FPGA的系统及方法

说明书

本发明涉及FPGA系统远程更新技术领域，具体的说是一种成本低、灵活准确的远程更新FPGA的系统及方法，其特征在于，设有CPU、FPGA、开关矩阵以及FLASH存储器，其中所述开关矩阵内设有共用一个控制信号CTL的四个继电器，四个继电器分别为继电器A、继电器B、继电器C、继电器D；所述FLASH存储器包括至少一个可擦写FLASH存储器以及至少一个不可擦写FLASH存储器；所述CPU通过串口、CAN总线或网口从上位机获取FPGA程序代码，并将获取的程序代码写入可擦写的FLASH中或通过GPIO接口模拟JTAG接口直接对FPGA进行烧写，本发明通过上述技术方案，可以使用多种冗余的方式对FPGA的程序进行加载。

技术领域：

本发明涉及FPGA系统远程更新技术领域，具体的说是一种成本低、灵活准确的远程更新FPGA的系统及方法。

背景技术：

现有基于CPU远程更新FPGA的系统大都需要设置CPLD实现，如专利文件CN110196726A，公开了一种基于CPU+CPLD实现FPGA程序远程升级加载的方法，其系统结构复杂，成本相对较高，不适合大规模推广应用。此外，如专利文献CN108664264A记载了一种基于CPU通过PCIE设备拓展的GPIO接口模拟JTAG方式远程更新FPGA的装置和方法，该技术方案需要配合PCIE设备，也存在成本高的问题。

发明内容：

本发明针对现有技术中存在的缺点和不足，提出了一种结构合理、灵活可靠，多冗余的远程更新FPGA的系统及方法。

本发明通过以下措施达到：

一种远程更新FPGA的系统，其特征在于，设有CPU、FPGA、开关矩阵以及FLASH存储器，其中所述开关矩阵内设有共用一个控制信号CTL的四个继电器，四个继电器分别为继电器A、继电器B、继电器C、继电器D；所述FLASH存储器包括至少一个可擦写FLASH存储器以及至少一个不可擦写FLASH存储器；所述CPU通过串口、CAN总线或网口从上位机获取FPGA程序代码，并将获取的程序代码写入可擦写的FLASH中或通过GPIO接口模拟JTAG接口直接对FPGA进行烧写，由CPU控制开关矩阵A和开关矩阵B(本专利仅描述设有两组FLASH的情况，若系统增加FLASH数量，开关矩阵数量也会相应的增加)，开关矩阵A用于切换选择CPU或FPGA的四路信号，所述四路信号分别为CLK、CS、MOSI、MISO，开关矩阵B用于切换这四路信号是通往FLASH1或FLASH2，CPU使用GPIO接口按照JTAG时序模拟JTAG接口，与FPGA相连。

本发明还提出了一种利用上述远程更新FPGA系统的方法，其特征在于，使用多种冗余的方式对FPGA的程序进行加载，具体包括：一、直接使用CPU的GPIO接口按照JTAG时序模拟JTAG接口对FPGA进行程序加载；二、开关矩阵A切换到模式二，由CPU决定使用哪片FLASH将其提前烧写好的程序向FPGA加载；三、由CPU通过开关矩阵A的模式一，及开关矩阵B的模式二向FLASH2中重新烧写程序，再将开关矩阵A调到模式二，由FLASH2向FPGA加载程序，本专利仅描述了使用一片可擦写的FLASH的情况，也可增加可擦写FLASH的数量，有CPU控制多组开关矩阵向某个FLASH中烧写程序，并由改FLASH向FPGA加载程序。

本发明中，当系统工作于第一种方式时，直接使用CPU的GPIO接口模拟JTAG时序对FPGA进行程序加载，在CPU外扩的GPIO接口中，选取四个接口，仿照JTAG协议的四个接口：模式选择接口TMS，时钟接口TCK，数据输入接口TDI，数据输出接口TDO，分别配置其输入输出模式，再仿照JTAG接口烧写FPGA程序时的时序及协议，编写烧写程序，最终实现使用CPU读取由上位机传输的烧写文件，使用外扩GPIO接口与FPGA的JTAG口连接，直接对FPGA烧写程序。