[发明专利]远程更新FPGA的系统及方法

权利要求书

1.一种远程更新FPGA的系统，其特征在于，设有CPU、FPGA、开关矩阵以及FLASH存储器，其中所述开关矩阵内设有共用一个控制信号CTL的四个继电器，四个继电器分别为继电器A、继电器B、继电器C、继电器D；所述FLASH存储器包括至少一个可擦写FLASH存储器以及至少一个不可擦写FLASH存储器；所述CPU通过串口、CAN总线或网口从上位机获取FPGA程序代码，并将获取的程序代码写入可擦写的FLASH中或通过GPIO接口模拟JTAG接口直接对FPGA进行烧写，由CPU控制开关矩阵A和开关矩阵B，开关矩阵A用于切换选择CPU或FPGA的四路信号，所述四路信号分别为CLK、CS、MOSI、MISO，开关矩阵B用于切换这四路信号是通往FLASH1或FLASH2，CPU使用GPIO接口按照JTAG时序模拟JTAG接口，与FPGA相连。

2.一种利用如权利要求1所述远程更新FPGA系统的方法，其特征在于，使用多种冗余的方式对FPGA的程序进行加载，具体包括：一、直接使用CPU的GPIO接口按照JTAG时序模拟JTAG接口对FPGA进行程序加载；二、开关矩阵A切换到模式二，由CPU决定使用哪片FLASH将其提前烧写好的程序向FPGA加载；三、由CPU通过开关矩阵A的模式一，及开关矩阵B的模式二向FLASH2中重新烧写程序，再将开关矩阵A调到模式二，由FLASH2向FPGA加载程序，本专利仅描述了使用一片可擦写的FLASH的情况，也可增加可擦写FLASH的数量，有CPU控制多组开关矩阵向某个FLASH中烧写程序，并由改FLASH向FPGA加载程序。

3.根据权利要求2所述的一种远程更新FPGA系统的方法，其特征在于，当系统工作于第一种方式时，直接使用CPU的GPIO接口模拟JTAG时序对FPGA进行程序加载，在CPU外扩的GPIO接口中，选取四个接口，仿照JTAG协议的四个接口：模式选择接口TMS，时钟接口TCK，数据输入接口TDI，数据输出接口TDO，分别配置其输入输出模式，再仿照JTAG接口烧写FPGA程序时的时序及协议，编写烧写程序，最终实现使用CPU读取由上位机传输的烧写文件，使用外扩GPIO接口与FPGA的JTAG口连接，直接对FPGA烧写程序。

4.根据权利要求2所述的一种远程更新FPGA系统的方法，其特征在于，当系统工作于第二种方式时，开关矩阵A切换到模式二，由CPU决定使用哪片FLASH将其提前烧写好的程序向FPGA加载，选取一片不可擦除的FLASH作为主FLASH，另用不少于一片的可擦写FLASH作为副FLASH，若仅使用一片副FLASH，则仅需配有两个开关矩阵，其中开关矩阵A为选通FLASH与FPGA之间通道或者FLASH与CPU之间通道的，开关矩阵B为选通FPGA与不同FLASH之间通道的，开关矩阵B随着FLASH的片数增加而相应增加，用于选通不同FLASH；由CPU的CTL1信号控制开关矩阵A切换到模式二，即选通FLASH与FPGA之间的通道，再由CPU的CTL2信号控制开关矩阵B切换到模式一或模式二，用于选择不同的FLASH片对FPGA进行程序烧写。

5.根据权利要求2所述的一种远程更新FPGA系统的方法，其特征在于，当系统工作于第三种方式时，由CPU通过开关矩阵A的模式一，选通FLASH与CPU之间的通道；开关矩阵B处于模式二，选通CPU和可擦写的副FLASH，若有多片副FLASH，则需要相应的增加矩阵模块数量，上位机通过相应串口向CPU提供所需的烧写文件，将烧写文件烧写入所选择的副FLASH中；副FLASH重新烧写完毕后，再由CPU控制开关矩阵A调到模式二，选通副FLASH片与FPGA，并将FPGA上电，FPGA将从副FLASH2中读取烧写文件，完成程序加载。