[发明专利]存储器装置的高速缓存架构

说明书

本申请涉及存储器装置的高速缓存架构。例如，一种存储器装置可包含：主阵列，其具有第一组存储器单元；高速缓存，其具有第二组存储器单元；和高速缓存延迟寄存器，其配置成存储与最近执行的存取操作相关联的高速缓存地址的指示。在一些实例中，所述高速缓存延迟寄存器可以作为高速缓存地址的先进先出FIFO寄存器操作，其中与所执行存取操作相关联的高速缓存地址可以添加到所述FIFO寄存器的起点中，并且在所述FIFO寄存器的末尾的高速缓存地址可被清除。与所述主阵列上的存取操作相关联的信息可以维持在所述高速缓存中，并被直接存取(例如，无需对所述主阵列进行另一存取)，至少持续所述高速缓存地址存在于高速缓存延迟寄存器中的时间。

交叉引用

本专利申请要求德尔加托(Del Gatto)在2020年6月3日提交的名称为“存储器装置的高速缓存架构(CACHE ARCHITECTURES FOR MEMORY DEVICES)”的第16/891,635号美国专利申请的优先权，此申请转让给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及存储器装置的高速缓存架构。

背景技术

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可编程到两种支持状态中的一种，常常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。

发明内容

描述一种设备。所述设备可包含：存储器阵列，其包括第一多个存储器单元；高速缓存，其包括第二多个存储器单元；先进先出(FIFO)寄存器；以及控制组件，其与所述存储器阵列、所述高速缓存和所述FIFO寄存器耦合。所述控制组件可配置成使所述设备：接收向所述设备写入信息的命令；至少部分地基于接收到所述命令，将所述信息写入到所述高速缓存的地址；至少部分地基于将所述信息写入到所述高速缓存，在所述FIFO寄存器中存储所述高速缓存的所述地址的指示；以及至少部分地基于在所述FIFO寄存器中存储所述高速缓存的所述地址的所述指示，执行操作。

描述一种设备。所述设备可包含：存储器阵列，其包括第一多个存储器单元；高速缓存，其包括第二多个存储器单元；FIFO寄存器；以及控制组件，其与所述存储器阵列、所述高速缓存和所述FIFO寄存器耦合。所述控制组件可配置成使所述设备：接收在所述设备中读取信息的命令；至少部分地基于接收到所述命令，将所述信息从所述存储器阵列写入到所述高速缓存的地址；至少部分地基于将所述信息从所述存储器阵列写入到所述高速缓存的所述地址，在所述FIFO寄存器中存储所述高速缓存的所述地址的指示；以及至少部分地基于在所述FIFO寄存器中存储所述高速缓存的所述地址的所述指示，执行操作。

描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包括指令的代码，所述指令在由电子装置的处理器执行时使所述电子装置：接收向所述电子装置写入信息的命令；至少部分地基于接收到所述命令，将所述信息写入到所述电子装置的高速缓存的地址；至少部分地基于将所述信息写入到所述高速缓存，在所述电子装置的FIFO寄存器中存储所述高速缓存的所述地址的指示；以及至少部分地基于在所述FIFO寄存器中存储所述高速缓存的所述地址的所述指示，执行所述电子装置的操作。