[发明专利]3D存储器件的制造方法及3D存储器件

说明书

本申请公开了一种3D存储器件的制造方法及3D存储器件。该3D存储器件的制造方法包括：形成位于衬底上方的叠层结构；形成贯穿叠层结构的多个沟道柱；以及形成贯穿叠层结构的多个假沟道柱，各个假沟道柱的侧壁为氧化层，其中，采用湿法氧化工艺氧化多晶硅层以形成氧化层。该制造方法有利于降低生产成本，并提高了3D存储器件的良率和可靠性。

技术领域

本发明涉及存储器技术领域，更具体地，涉及一种3D存储器件的制造方法及3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用单沟道组(Single channel formation)结构形成具有存储功能的存储单元串。随着3D存储器件中沿垂直方向堆叠的存储单元层数越来越多，需要采用假沟道柱(DummyChannel Hole)对叠层结构进行机械支撑，以防止叠层结构发生形变，然而，现有技术中制造假沟道柱的工艺仍存在尺寸不受控制和成本过高的问题。

期望进一步改进3D存储器件的制造方法及3D存储器件，以提高3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件的制造方法及3D存储器件，从而使得假沟道柱的尺寸更易控并降低生产成本。

根据本发明的一方面，提供一种3D存储器件的制造方法，包括：形成位于所述衬底上方的叠层结构；形成贯穿所述叠层结构的多个沟道柱；以及形成贯穿所述叠层结构的多个假沟道柱，各个所述假沟道柱的至少一部分为氧化层，其中，采用湿法氧化工艺氧化多晶硅层以形成所述氧化层。

可选的，形成所述多个假沟道柱的方法包括：形成贯穿所述叠层结构的多个开孔；形成位于所述多个开孔内的所述多晶硅层；以及将所述多晶硅层氧化以形成所述氧化层，从而形成各个所述假沟道柱的至少一部分。

可选的，所述多晶硅层均匀形成于所述开孔的暴露表面，从而所述氧化层形成所述多个假沟道柱的侧壁。

可选的，所述将所述多晶硅层氧化以形成所述氧化层之后，所述方法还包括：填充所述开孔，形成覆盖所述氧化层的氧化物。

可选的，采用缓蚀剂控制增强法(Inhibitor Controlled Enhanced，简称ICE)生长法形成所述氧化物。

可选的，所述假沟道柱的侧壁厚度不小于10纳米。

根据本发明的另一方面，提供一种3D存储器件，包括：衬底；位于所述衬底上方的叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿所述叠层结构的多个沟道柱；以及贯穿所述叠层结构的多个假沟道柱，各个所述假沟道柱的至少一部分为氧化层，其中，所述氧化层采用湿法氧化工艺氧化多晶硅层而形成。

可选的，所述氧化层形成所述多个假沟道柱的侧壁。

可选的，所述假沟道柱还包括：覆盖所述氧化层的氧化物。

可选的，所述假沟道柱的侧壁厚度不小于10纳米。