[发明专利]基于碳纳米管的瞬态场效应晶体管的CMOS电路及制备方法有效
申请号: | 202110549606.0 | 申请日: | 2021-05-20 |
公开(公告)号: | CN113299832B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 胡又凡;夏梵 | 申请(专利权)人: | 北京大学;钱塘科技创新中心 |
主分类号: | H10K85/20 | 分类号: | H10K85/20;H10K10/46;H10K19/10;H10K71/00 |
代理公司: | 北京庚致知识产权代理事务所(特殊普通合伙) 11807 | 代理人: | 李伟波;韩德凯 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 纳米 瞬态 场效应 晶体管 cmos 电路 制备 方法 | ||
1.一种基于碳纳米管的瞬态场效应晶体管的CMOS电路,其特征在于,所述瞬态场效应晶体管包括:
衬底,所述衬底由环境可降解材料形成;
沟道区,所述沟道区的沟道材料为碳纳米管;
栅介质层,所述栅介质层的材料为金属氧化物;
栅电极,所述栅电极的材料为铝;以及
源电极和漏电极,所述源电极和漏电极由叠层金属形成,
当所述CMOS电路的瞬态场效应晶体管为P型场效应晶体管的情况下,所述叠层金属为高功函数金属与铝形成的叠层金属;以及当所述CMOS电路的瞬态场效应晶体管为静电掺杂法制备的N型场效应晶体管的情况下,所述叠层金属为高功函数金属与铝形成的叠层金属,当所述CMOS电路的瞬态场效应晶体管为无掺杂方法制备的N型场效应晶体管的情况下,所述叠层金属为低功函数金属与铝形成的叠层金属,
其中在所述叠层金属中,所述铝的厚度远大于所述高功函数金属/低功函数金属的厚度从而保证源电极和漏电极与沟道区的碳纳米管的良好接触且不影响器件的瞬态特性。
2.如权利要求1所述的CMOS电路,其特征在于,所述高功函数金属为钯、金和铂中至少一种;所述低功函数金属为钪、钇、铒和镧中至少一种。
3.如权利要求1所述的CMOS电路,其特征在于,所述高功函数金属为钯,所述低功函数金属为钪。
4.如权利要求1所述的CMOS电路,其特征在于,所述金属氧化物为氧化铝、氧化铪和氧化锆中至少一种。
5.如权利要求1所述的CMOS电路,其特征在于,所述金属氧化物为氧化铝。
6.如权利要求1所述的CMOS电路,其特征在于,当所述场效应晶体管为P型场效应晶体管或者为无掺杂方法制备的N型场效应晶体管时,该场效应晶体管的结构为局部底栅结构、或者顶栅结构;
在所述局部底栅结构中,所述栅介质层和栅电极位于朝向所述衬底的所述沟道区的一侧,并且所述源电极和漏电极分别位于所述沟道区的两侧,在所述顶栅结构中,所述栅介质层和栅电极位于远离所述衬底的所述沟道区的一侧,并且所述源电极和漏电极分别位于所述沟道区的两侧。
7.如权利要求1所述的CMOS电路,其特征在于,当所述场效应晶体管为静电掺杂法制备的N型场效应晶体管时,该场效应晶体管的结构为局部底栅结构,在所述局部底栅结构中,所述栅介质层和栅电极位于朝向所述衬底的所述沟道区的一侧,并且所述源电极和漏电极分别位于所述沟道区的两侧。
8.如权利要求7所述的CMOS电路,其特征在于,静电掺杂法制备的N型场效应晶体管还包括静电掺杂层,所述静电掺杂层位于远离所述衬底的所述沟道区的一侧。
9.如权利要求8所述的CMOS电路,其特征在于,所述静电掺杂层为叠层形式的薄层金属和金属氧化物的形式。
10.如权利要求9所述的CMOS电路,其特征在于,所述薄层金属为铝、金、钛、银和铂中至少一种,所述静电掺杂层的金属氧化物为氧化铝、氧化铪和氧化锆中至少一种。
11.如权利要求9所述的CMOS电路,其特征在于,所述薄层金属为铝,所述静电掺杂层的金属氧化物为为氧化铝。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学;钱塘科技创新中心,未经北京大学;钱塘科技创新中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110549606.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电子设备
- 下一篇:一种糖尿病胃轻瘫患者胃测压法检查用测压器