[发明专利]一种芯片衬底外延片

说明书

本发明公开了一种芯片衬底外延片，对芯片无源电路衬底外延片进行定制。电阻采用Iso/Mesa电阻，电阻区下方采用低掺杂浓度或未掺杂的衬底，取消衬底外延片上的沟道层，由高阻的势垒层或缓冲层纵向填充该沟道层。电感采用空气桥电感。电容采用支撑柱支撑电容。本发明芯片电阻具有更高的方块电阻，能实现更精密的Iso/Mesa电阻值控制，能够实现更少的漏电、更好的隔离效果和更好的噪声特性；芯片电容和电感具备更高的单位容值和电感值，更高的Q值，更小的电磁泄露和噪声；在此新型衬底外延片上制作的芯片具备更高的输出功率和效率，更高的可靠性。芯片面积小，降低了芯片成本。

技术领域

本发明涉及射频微波晶体管领域，是一种针对芯片不同功能区域进行衬底外延片优化，尤其是无源区性能优化定制衬底外延片的技术。

背景技术

现有技术设计生产的射频微波芯片是在三五族化合物半导体上实现，例如GaAs、GaN、InP、SiC等，或者硅基化合物半导体上实现的，例如体硅CMOS和SOI衬底等。现有半导体芯片衬底，在衬底及外延片表面是各向同性的，即不同衬底表面上各个位置上的垂直结构和电性能是相同的。例如GaAs、GaN、InP、SiC等衬底，还有硅基半导体如体硅CMOS和SOI衬底等均是如此，这样做的原因主要是由于成本方面的考虑。在衬底进行MOCVD或MBE外延生长的时候，把多个衬底放入反应炉中一起生长，由于生长气体的化学反应产生的外延生长在反应炉内的各个衬底表面基本相同，因此生长出的外延片结构也是相同的。

射频微波芯片采用的衬底结构主要有两种：pHEMT和HBT，现有技术制作的各向同性衬底外延片结构如图1、2所示，其中图1所示为GaAs pHEMT衬底结构，图2所示为GaAs HBT衬底结构。

现有衬底外延技术的结构特征是：

(1)在衬底之上依次通过外延工艺生长多层材料；

(2)衬底水平方向各处的垂直外延结构相同。

现有衬底外延技术存在的问题是：

随着5G、Wifi6、CV2X、NBIoT等新型通信技术的发展，对射频微波芯片性能要求越来越高，当前的衬底外延片技术存在如下不足，难以针对芯片上无源电路不同功能需要，优化定制水平方向非均匀衬底外延片的技术。典型例如：

(1)芯片电阻难以优化

现有水平方向均匀的衬底外延片，隔离区Mesa厚度和离子注入浓度都要根据有源区的需求重点优化，不会专门针对Mesa电阻做优化。

(2)芯片电感难以优化

芯片上的电感用于匹配电路。困扰芯片电感的一个问题是Q值太低，只有10～20之间，影响匹配电路效果。如果针对芯片电感优化，希望电感下面的衬底外延结构是空心的，或者相对介电常数接近1(空气)。考虑到其他有源电路的需求，在各向同性的衬底外延片上，难以专门针对芯片电感的需求做优化。

(3)芯片电容难以优化

现有技术制作的电容，由于下方的衬底外延片没有优化，存在介质漏电通道到衬底外延片背面的金属层，导致芯片上电容失效。还会造成电容密度低、Q值低等问题，造成芯片上匹配电路性能恶化，芯片输出功率和效率下降。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种芯片衬底外延片，根据芯片上无源电路不同功能需要，优化定制水平方向非均匀衬底外延片，以实现芯片的高Q值、抗干扰和高性能。

本发明采用的技术方案如下：

一种芯片衬底外延片，芯片衬底外延片为水平方向非均匀衬底外延结构，无源电路区和有源电路区的衬底外延片结构不同，无源电路包括电阻、电感和电容。