[发明专利]MRAM器件和制造这种MRAM器件的方法

说明书

本公开涉及一种MRAM器件和制造这种MRAM器件的方法。本文公开的一个示例性MRAM基元包括底部电极、位于底部电极上方的顶部电极、以及位于底部电极上方并位于顶部电极下方的MTJ(磁隧道结)元件。在该示例中，MTJ元件包括位于底部电极上方的底部绝缘层、位于底部电极上方的顶部绝缘层、以及位于底部绝缘层与顶部绝缘层之间的第一铁磁材料层。

技术领域

本公开总体上涉及集成电路的制造，并且更具体地，涉及MRAM(磁随机存取存储器)基元的各种新颖的实施例以及在集成电路(IC)产品上制造此类MRAM基元的各种新颖的方法。

背景技术

典型的STT-MRAM(自旋转移矩磁随机存取存储器)器件包括位于底部电极与顶部电极之间的MTJ(磁隧道结)结构。MTJ结构通常包括位于钉扎的(pinned)(或参考)铁磁材料层与自由铁磁材料层之间的隧道势垒层(例如，MgO)。通常，底部电极接触钉扎的层以及顶部电极接触自由层。通常，在这种STT-MRAM器件的阵列中，每个STT-MRAM器件的底部电极耦接到字线，以及顶部电极耦接到位线。

被存储在器件中的逻辑状态取决于自由层的磁化方向与钉扎的层的磁化方向之间的相对取向。自由层和钉扎的层的磁化方向之间的相对取向可以具有平行取向(由字母“P”标示)或反平行取向(由字母“AP”标示)。在平行取向(P)中，自由层的磁化方向取向和钉扎的层的磁化方向取向基本上相同。在反平行取向(AP)中，自由层的磁化方向取向和钉扎的层的磁化方向取向彼此相反。当MTJ结构处于平行取向状态时，MTJ结构处于相对低电阻状态。相对地，当MTJ结构处于反平行状态时，MTJ结构处于相对高电阻状态。在一个示例性实施例中，MTJ结构的平行取向可表示逻辑“0”，而MTJ结构的反平行取向可表示逻辑“1”。MTJ结构的临界电流(I_C)是可致使自由层从一个磁化方向取向切换到另一磁化方向取向的电流。已知的“读取”感测电路被包括在IC产品上，用于感测逻辑“0”或逻辑“1”是否被存储在特定的MRAM器件上。在操作中，从钉扎的层到自由层的电流流动必须“隧道穿过”隧道势垒层。

隧穿磁电阻是当两层铁磁材料被绝缘材料的几个原子层分开时发生的量子机械效应。这种隧穿结的电导可以根据铁磁体是平行还是反平行排列而显著地变化。效应被称为“隧穿磁电阻”，电阻的比率(R_AP-R_P)/Rp被称为隧穿磁阻比率(TMR)。TMR是STT-MRAM器件的重要特性。用于至少一些现有技术STT-MRAM器件的典型TMR比率可以落在约150-180％的范围内，例如，其中使用PVD工艺制造器件的膜的现有技术STT-MRAM器件。然而，在具有此相对低量值的TMR值的情况下，用于感测被存储在STT-MRAM器件上的信息的状态的感测裕度仍相对较小。对用于STT-MRAM器件的感测裕度的改进是期望的。

因此，对MRAM器件和制造这种MRAM器件的方法的改进在工业中是期望的。

发明内容

以下给出本发明的简化概述，以提供对本发明的某些方面的基本理解。此摘要并非本公开的详尽概述。它并非旨在识别本公开的关键或核心要素或描述本公开的范围。其唯一目的是以简化的形式提出一些概念，作为稍后讨论的更详细的描述的序言。

总体上，本公开涉及MRAM基元的各种新颖的实施例和在IC产品上制造此类MRAM基元的各种新颖的方法。本文公开的一个示例性MRAM基元包括底部电极、位于底部电极上方的顶部电极、以及位于底部电极上方并位于顶部电极下方的MTJ(磁隧道结)元件。在该示例中，MTJ元件包括位于底部电极上方的底部绝缘层、位于底部电极上方的顶部绝缘层、以及位于底部绝缘层和顶部绝缘层之间的第一铁磁材料层。

附图说明

通过参考结合附图的以下描述可以理解本公开，其中相同的参考标号表示相同的元件，并且其中：

图1-7描绘了MRAM基元的各种新颖实施例以及在IC产品上制造这种MRAM基元的各种新颖的方法。附图不是按比例的。