[发明专利]半导体器件的集成制造方法

说明书

本发明公开了一种半导体器件的集成制造方法，形成m种厚度的第一类金属功函数层的步骤包括：步骤一、从底部到顶部将厚度最厚的第一类金属功函数层分成第一个、第二个直至第m个第一类金属功函数子层；步骤二、进行m次循环工艺，每一次循环工艺中包括一次金属功函数全面沉积工艺和一次金属功函数选择性刻蚀工艺；循环工艺设置为：各次金属功函数全面沉积工艺依次形成第一至第m个第一类金属功函数子层；各次金属功函数选择性刻蚀工艺的刻蚀区域依次缩小以保证每次金属功函数选择性刻蚀工艺都仅对一个单独的第一类金属功函数子层进行刻蚀。本发明能避免在较厚的第一类金属功函数层的底部产生下切，从而能使金属功函数边界效应最优化。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种半导体器件的集成制造方法。

背景技术

随着半导体技术的发展，高工艺节点的半导体器件的栅极结构中通常采用金属栅(MG)，而栅介质层则通常采用高介电常数层(HK)，HK和MG叠加形成HKMG结构。

随着半导体器件的尺寸的进一步缩小，半导体器件会采用鳍式晶体管结构，所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底刻蚀而成。所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。而源区和漏区则形成在栅极结构两侧的所述鳍体中。

HKMG的栅极结构通常采用栅极替换工艺实现。也即先采用淀积加光刻和刻蚀工艺在所述栅极结构的形成区域形成所述伪栅极结构。所述伪栅极结构通常由栅氧化层和多晶硅栅叠加而成，之后在所述伪栅极结构的侧面形成侧墙，采用源漏离子注入工艺在所述伪栅极结构两侧形成源区和漏区。完成HKMG之前的所有正面工艺之后，再去除所述伪栅极结构，所述伪栅极结构去除区域会形成凹槽，之后，在凹槽中形成HKMG。

通常，在HKMG中，需要采用金属功函数层，N型半导体器件采用N型金属功函数层如TiAl，N型金属功函数层的功函数接近半导体衬底如硅衬底的导带，有利于降低N型半导体器件的阈值电压；P型半导体器件采用P型金属功函数层如TiN，P型金属功函数层的功函数接近半导体衬底如硅衬底的价带，有利于降低P型半导体器件的阈值电压即阈值电压绝对值。

通常，在同一半导体衬底上需要同时集成N型半导体器件和P型半导体器件。这时，需要先形成所述P型金属功函数层，之后再去除所述N型半导体器件形成区域中的所述P型金属功函数层，之后在形成N型金属功函数层，这时，在所述P型半导体器件形成区域中N型金属功函数层会叠加在所述P型金属功函数层的表面上，之后再形成所述金属栅。

现有方法中，半导体器件的阈值电压是通过调节P型金属功函数层的厚度进行调节的。如图1A至图1D所示，是现有方法对N型半导体器件和P型半导体器件的阈值电压进行调节对应的栅极结构的示意图；在同一所述半导体衬底上同时集成有标准阈值电压(SVT)和低阈值电压(uLVT)的P型半导体器件以及标准阈值电压和低阈值电压的N型半导体器件，其中标准阈值电压大于低阈值电压。图1A对应于uLVT的N型半导体器件即uLVN的栅极结构的金属功函数层，图1B对应于SVT的N型半导体器件即SVN的栅极结构的金属功函数层，图1C对应于SVT的P型半导体器件即SVP的栅极结构的金属功函数层，图1D对应于uLVT的P型半导体器件即uLVP的栅极结构的金属功函数层。

图1A中，栅极结构包括叠加的高介电常数层101和N型金属功函数层103。

图1B中，栅极结构包括叠加的高介电常数层101、P型金属功函数子层1023和N型金属功函数层103。

图1C中，栅极结构包括叠加的高介电常数层101、P型金属功函数子层1022、P型金属功函数子层1023和N型金属功函数层103。

图1D中，栅极结构包括叠加的高介电常数层101、P型金属功函数子层1021、P型金属功函数子层1022、P型金属功函数子层1023和N型金属功函数层103。