[发明专利]内部导线延迟的测量

说明书

本公开涉及内部导线延迟的测量。半导体装置包含测试电路系统，所述测试电路系统用于在存储器存取操作期间测量内部信号导线传播延迟；和电路系统，所述电路系统被配置成存储延迟信息，所述延迟信息用于基于所述测量的内部信号传播电路延迟来配置内部延迟。所述半导体装置包含测试电路，所述测试电路被配置成基于直接从命令解码器接收到测试命令信号与接收到通过存储体逻辑电路路由的所述测试命令信号的时间之间的时间来测量所述命令解码器和所述存储体逻辑电路之间的信号传播延迟。

技术领域

本申请涉及半导体装置，特别涉及包含用于测量内部导线延迟的电路系统的半导体装置。

背景技术

高数据可靠性、高存储器存取速度、低功耗和减小的芯片尺寸是半导体存储器所要求的特征。在存储器内，相对时序对于确保数据可靠地从半导体装置传递和在半导体装置接收很重要。由于导线迹线的导电性质和装置上组件的转变速度，半导体装置上的过程、电压和/或温度(PVT)差异可能会导致半导体装置之间的时序变化。对于操作速度较慢的装置，由于时序裕量减小，传递的数据可能不稳定，这可能会影响装置的可靠性。

发明内容

本公开的一方面涉及一种设备，其包括：存储器单元阵列；存储体逻辑电路，其与所述存储器单元阵列相邻布置；和外围电路，其远离所述存储器单元阵列和所述存储体逻辑电路中的每一个布置，其中所述外围电路包含经由第一总线连接到所述存储体逻辑电路的命令解码器和经由第二总线连接到所述存储体逻辑电路并经由所述第一总线连接到所述命令解码器的测试电路；其中在测试操作模式下，所述命令解码器被配置成通过所述第一总线和通过所述第二总线将测试命令信号传输到所述测试电路。

本公开的另一方面涉及一种设备，其包括：测试电路，其被配置成基于直接从命令解码器接收到测试命令信号与接收到通过存储体逻辑电路路由的所述测试命令信号的时间之间的时间来测量所述命令解码器和所述存储体逻辑电路之间的信号传播延迟。

本公开的又一方面涉及一种方法，其包括：在测试模式下：将测试命令信号提供给存储体逻辑电路和所述半导体装置的测试电路；将所述测试命令信号从所述存储体逻辑电路提供给所述测试电路；基于从所述命令解码器接收到所述测试命令信号与从所述存储体逻辑电路接收到所述测试命令信号之间的时间来确定延迟值；和在所述半导体装置的输出处提供所述延迟值。

附图说明

图1示出了根据本公开的一个实施例的半导体装置的示意性框图。

图2示出了根据本公开的一个实施例的存储器阵列的一部分的示意性框图。

图3示出了根据本公开的一个实施例的存储器阵列的一部分的示意性框图。

图4a描绘了根据本公开的一个实施例的示范性时序图，其示出了第一测试模式信号时序，所述第一测试模式信号时序用于测量在测试电路处从命令解码器接收到RASACT信号与在测试电路处从存储体逻辑接收到BankActive信号之间的等待时间。

图4b描绘了根据本公开的一个实施例的示范性时序图401，其示出了第二测试模式信号时序，所述第二测试模式信号时序用于测量在测试电路处从命令解码器接收到RASACT信号与在测试电路处从存储体逻辑接收到RASACTWire信号之间的信号传播延迟。

具体实施方式

下面阐述某些细节以提供对本公开的实施例的充分理解。然而，对于本领域的技术人员将显而易见的是，可以在没有这些特定细节的情况下实践本公开的实施例。此外，本文中描述的本公开的特定实施例是通过实例提供的，并且不应用于将本公开的范围限制为这些特定实施例。